[發明專利]通用輸入輸出接口電路及其控制方法

在審

• 申請號: 201810054386.2
• 申請日: 2018-01-19
• 公開（公告）號: CN108132903A
• 公開（公告）日: 2018-06-08
• 發明（設計）人: 虞峰;張和平;鄭衛衛
• 申請（專利權）人: 杭州士蘭微電子股份有限公司
• 主分類號: G06F13/38
• 分類號: G06F13/38;G06F13/40
• 代理公司: 北京成創同維知識產權代理有限公司 11449
• 代理人: 蔡純;張靖琳

本申請公開了一種通用輸入輸出接口電路及其控制方法，通用輸入輸出接口電路包括第一通道和連接端口，第一通道用于根據第一內部數據對連接端口提供輸出信號，其特征在于，第一通道包括：控制模塊，用于根據第一內部數據產生輸出控制信號；驅動模塊，用于根據模式選擇信號和輸出控制信號產生輸出信號，輸出信號的電平狀態受控于輸出控制信號，其中，驅動模塊具有多種驅動模式，不同驅動模式對應的輸出信號的電流強度和/或壓擺率不同，模式選擇信號用于選擇多種驅動模式之一。本申請提供的通用輸入輸出接口電路及其控制方法，通過提供具有不同驅動能力或壓擺率的多個驅動模式，使得通用輸入輸出接口電路能夠適用于不同的應用場景。

技術領域

本發明涉及集成電路領域，具體地，涉及一種通用輸入輸出接口電路及其控制方法。

背景技術

通用輸入輸出接口(General Purpose Input Output,GPIO)電路被普遍應用于片上系統芯片(System On Chip,SOC)中，主要用于芯片內部信號和芯片外部信號之間的交換。GPIO電路通常用于將芯片內部提供的數據進行電平轉換和驅動以產生對外的數據信號，和/或將來自芯片外部的數據進行電平轉換得到能夠被芯片識別的數據信號，同時，GPIO電路還提供使能控制、輸入輸出控制以及上拉下拉控制等功能。

圖1示出一種傳統的GPIO電路的電路示意圖。

如圖1所示，傳統的GPIO電路100包括輸出通道和輸入通道。

輸出通道用于根據上拉使能信號REN、下拉使能信號N_OUT、驅動使能信號OE以及來自芯片的第一內部數據I_data產生輸出信號，并將輸出信號通過連接端口pad_IO輸出至外部電路。輸出通道通常包括前置驅動邏輯電路110、后置驅動功率管MP00和MN00、上拉電路120和下拉電路130。

輸入通道用于在連接端口pad_IO處接收外部輸入信號，并對外部輸入信號進行處理以得到能夠被芯片識別的第二內部數據，輸入通道通常包括電平轉換器U0_h2l以將外部輸入信號的電平(例如為3.3V)轉換為能夠被芯片識別的電平(例如將3.3V轉換為1.2V)，輸入通道還可以包括緩沖器以對外部輸入信號進行緩沖。

前置驅動邏輯電路110用于根據第一內部數據I_data和驅動使能信號OE產生用于控制后置驅動功率管MP00和MN00的輸出控制信號。驅動使能信號OE用于控制輸出通道提供推挽輸出或三態輸出，當驅動使能信號OE有效時，第一內部數據I_data用于決定連接端口pad_IO處的輸出信號的電平狀態是低電平還是高電平。前置驅動邏輯電路110中包括多個門電路U01至U06和多個電平轉換器U0_l2h，多個電平轉換器U0_l2h用于將由芯片內部提供的各信號(上拉使能信號REN、下拉使能信號N_OUT、驅動使能信號OE以及第一內部數據I_data等)的低壓電平電壓轉換成能夠被外部電路識別的高壓電平電壓(例如將1.2V轉換成3.3V)。

后置驅動功率管MP00和MN00用于根據前置驅動邏輯電路110提供的輸出控制信號在連接端口pad_IO處提供輸出信號。

上拉電路120的開啟和關閉受控于上拉使能信號REN。當上拉使能信號REN有效時，上拉電路120用于將輸出信號上拉到高電平電源電壓VDDA。

下拉電路130的開啟和關閉受控于下拉使能信號N_OUT。當下拉使能信號N_OUT有效時，下拉電路130用于將輸出信號下拉到低電平電源電壓VSSA，以在后置驅動功率管MP00和MN00均不輸出時提供對連接端口pad_IO的下拉能力。