[發明專利]一種高速的MRAM讀出電路

有效

• 申請號: 201810053718.5
• 申請日: 2018-01-19
• 公開（公告）號: CN108182956B
• 公開（公告）日: 2023-07-21
• 發明（設計）人: 戴瑾
• 申請（專利權）人: 上海磁宇信息科技有限公司
• 主分類號: G11C11/16
• 分類號: G11C11/16
• 代理公司: 上海容慧專利代理事務所(普通合伙) 31287
• 代理人: 于曉菁

1.一種高速的MRAM讀出電路，包括一排多個等同的MOS管、參考單元組合、比較器和兩個運算放大器OP?Amp，其特征在于，

每一個存儲單元與所述多個等同的MOS管中的一個MOS管Pa串聯；串聯連接點連接到一個所述運算放大器OP?Amp的一個輸入，所述運算放大器OP?Amp的另一個輸入為讀電壓V_read，所述運算放大器OP?Amp的輸出與所述MOS管Pa的柵極連接，通過反饋效應，調整所述MOS管Pa的柵極電壓；

所述參考單元組合由N個參考單元并聯；所述一排多個等同的MOS管中的N個等同的MOS管Pbi并聯，i＝1,2,…,N；所述N個參考單元與所述N個等同的MOS管Pbi一一對應串聯；串聯連接點連接到另一個所述運算放大器OP?Amp的一個輸入，所述運算放大器OP?Amp的另一輸入為讀電壓V_read，所述運算放大器OP?Amp的輸出與所述N個等同的MOS管Pbi的柵極連接，通過反饋效應，調整所述MOS管Pbi的柵極電壓；

所述多個等同的MOS管和所述參考單元兩端的電壓差為V_read_supply；

所述比較器通過比較所述兩個運算放大器OP?Amp輸出的柵極電壓，輸出結果。

2.如權利要求1所述的高速的MRAM讀出電路，其特征在于，初始化時所述多個等同的MOS管處于斷開狀態，通過所述運算放大器OP?Amp控制打開。

3.如權利要求1所述的高速的MRAM讀出電路，其特征在于，與所述參考單元組合的N個參考單元串聯的是一個由N倍與用于所述存儲單元相同的MOS管形成的組合管，所述運算放大器OP?Amp與所述組合管連接。