[發明專利]糾錯編碼方法、裝置、設備及計算機可讀存儲介質有效
| 申請號: | 201810053315.0 | 申請日: | 2018-01-19 |
| 公開(公告)號: | CN108282265B | 公開(公告)日: | 2020-11-03 |
| 發明(設計)人: | 劉文印;王功良 | 申請(專利權)人: | 廣東工業大學 |
| 主分類號: | H04L1/00 | 分類號: | H04L1/00;H03M13/15 |
| 代理公司: | 北京集佳知識產權代理有限公司 11227 | 代理人: | 羅滿 |
| 地址: | 510006 廣東省*** | 國省代碼: | 廣東;44 |
| 權利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關鍵詞: | 糾錯 編碼 方法 裝置 設備 計算機 可讀 存儲 介質 | ||
1.一種糾錯編碼方法,其特征在于,包括:
將待編碼的字符轉換為二進制比特串;
將所述二進制比特串按照預設順序分成長度不同的若干個二進制子串;
依次對各個所述二進制子串添加校驗碼得到密文子串;
將所述密文子串按照所述預設順序重新組合為最終二進制編碼;
其中,所述將所述二進制比特串按照預設順序分成長度不同的若干個二進制子串的過程具體為:
根據預設編碼長度N以及關系式2p-1<N≤2p計算得到轉換位數p;
獲取所述二進制比特串的長度,并將所述二進制比特串的長度除以所述轉換位數p得到整數商M以及余數Y;
在所述二進制比特串最后Y位數的最高位前加一個1再加多個0,直至所述二進制比特串的長度能夠被所述轉換位數p整除,且整除后的商為M+1;
在從0到N的整數內選取若干個整數組成密鑰數組,并且所述密鑰數組中所有整數的和為M+1;將所述密鑰數組中的各個整數與所述轉換位數p相乘得到分組參數;
根據所述分組參數將所述二進制比特串分為若干個二進制子串。
2.根據權利要求1所述的糾錯編碼方法,其特征在于,在所述將所述密文子串按照所述預設順序重新組合為最終二進制編碼之后,還包括:
發出完成糾錯編碼的提示。
3.一種糾錯編碼裝置,其特征在于,包括:
轉換單元,用于將待編碼的字符轉換為二進制比特串;
分組單元,用于將所述二進制比特串按照預設順序分成長度不同的若干個二進制子串;
編碼單元,用于依次對各個所述二進制子串添加校驗碼得到密文子串;
組合單元,用于將所述密文子串按照所述預設順序重新組合為最終二進制編碼;
其中,所述分組單元包括:
選取子單元,用于根據預設編碼長度N以及關系式2p-1<N≤2p計算得到轉換位數p;
獲取子單元,用于獲取所述二進制比特串的長度,并將所述二進制比特串的長度除以所述轉換位數p得到整數商M以及余數Y;
補足子單元,用于在所述二進制比特串最后Y位數的最高位前加一個1再加多個0,直至所述二進制比特串的長度能夠被所述轉換位數p整除,且整除后的商為M+1;
密鑰子單元,用于在從0到N的整數內選取若干個整數組成密鑰數組,并且所述密鑰數組中所有整數的和為M+1;將所述密鑰數組中的各個整數與所述轉換位數p相乘得到分組參數;
分組子單元,用于根據所述分組參數將所述二進制比特串分為若干個二進制子串。
4.根據權利要求3所述的糾錯編碼裝置,其特征在于,還包括:
提示單元,用于發出完成糾錯編碼的提示。
5.一種糾錯編碼設備,其特征在于,包括:
存儲器,用于存儲計算機程序;
處理器,用于執行所述計算機程序時實現如權利要求1至2任一項所述的糾錯編碼方法的步驟。
6.一種計算機可讀存儲介質,其特征在于,所述計算機可讀存儲介質上存儲有計算機程序,所述計算機程序被處理器執行時實現如權利要求1至2任一項所述的糾錯編碼方法的步驟。
該專利技術資料僅供研究查看技術是否侵權等信息,商用須獲得專利權人授權。該專利全部權利屬于廣東工業大學,未經廣東工業大學許可,擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作,請聯系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/201810053315.0/1.html,轉載請聲明來源鉆瓜專利網。





