[發明專利]采布斯乘法的微處理器

有效

• 申請號: 201810052753.5
• 申請日: 2018-01-19
• 公開（公告）號: CN108288091B
• 公開（公告）日: 2020-09-11
• 發明（設計）人: 陳靜;李曉陽;宋娟麗;黃振華;王惟林;賴瑾
• 申請（專利權）人: 上海兆芯集成電路有限公司
• 主分類號: G06N3/063
• 分類號: G06N3/063
• 代理公司: 北京市柳沈律師事務所 11105
• 代理人: 徐協成

1.一種用于實現神經網絡算法的微處理器，包括：

第一空間以及第二空間；以及

數據路徑，用以執行微指令，

其中：

該微指令的第一字段用于指示該數據路徑自該第一空間取得被乘數供應數據；

該微指令的第二字段用于指示該數據路徑自該第二空間取得乘數供應數據；

該微指令的第三字段用于指示該數據路徑的數據位寬，其中，該數據位寬為字長；

該數據路徑對該乘數供應數據進行取數獲得多個布斯乘法取數；

該數據路徑依據該數據位寬將該被乘數供應數據劃分為多個被乘數，并對所述被乘數與所述布斯乘法取數進行布斯乘法以產生多個部分乘積，該數據路徑還根據該數據位寬從所述部分乘積中選擇一部分進行移位相加以產生多個乘積。

2.如權利要求1所述的微處理器，其中：

該微指令的第四字段用于指示該數據路徑的物理位寬，該物理位寬決定該被乘數供應數據及該被乘數供應數據的長度。

3.如權利要求1所述的微處理器，其中：

上述數據位寬可變。

4.如權利要求1所述的微處理器，其中該數據路徑包括：

第一取數寄存器，在第一數據位寬下，暫存乘數供應數據所載的第一乘數的無符號尾端取數；

第三取數寄存器，在該第一數據位寬下，暫存該乘數供應數據所載的第二乘數的起始取數；

第四取數寄存器，在長于該第一數據位寬的第二數據位寬下，暫存該乘數供應數據所載的第三乘數的中段取數，其中，該第三乘數的上述中段取數由上述第一乘數的上述無符號尾端取數及上述第二乘數的上述起始取數組合而成；以及

部分乘積選擇電路，其中：

在該第一數據位寬下，該部分乘積選擇電路選擇該第三取數寄存器內容與該第二乘數對應的被乘數進行布斯乘法產生的結果作為第三部分乘積；且

在該第二數據位寬下，該部分乘積選擇電路選擇該第四取數寄存器內容與該第三乘數對應的被乘數進行布斯乘法產生的結果作為該第三部分乘積。

5.如權利要求4所述的微處理器，其中該數據路徑還包括：

第二取數寄存器，填全零值；其中，

在該第一數據位寬下，關于無符號操作，該部分乘積選擇電路選擇該第一取數寄存器內容與該第一乘數對應的被乘數進行布斯乘法產生的結果作為第二部分乘積；

在該第二數據位寬下，該部分乘積選擇電路選擇該第二取數寄存器內容與該第三乘數對應的被乘數進行布斯乘法產生的結果作為該第二部分乘積。

6.如權利要求5所述的微處理器，其中該數據路徑還包括：

在該第一數據位寬下，關于有符號操作，該部分乘積選擇電路選擇該第二取數寄存器內容與該第一乘數對應的被乘數進行布斯乘法產生的結果作為該第二部分乘積。

7.如權利要求5所述的微處理器，其中：

該第一數據位寬為4；且

該第二數據位寬為8。

8.如權利要求7所述的微處理器，其中：

該第一取數寄存器、該第二取數寄存器以及該第四取數寄存器對應該乘數供應數據的第4、第5及第6個位。

9.如權利要求7所述的微處理器，其中：

該第一乘數載于該乘數供應數據的第1個位至第4個位；

該第二乘數載于該乘數供應數據的第5個位至第8個位；且

該第三乘數載于該乘數供應數據的上述第1個位至上述第8個位。

10.如權利要求2所述的微處理器，其中：

該微指令的第五字段用于指示該乘積集合數據的存儲目標。

11.如權利要求10所述的微處理器，其中：

該微指令的第六字段用于指示該數據路徑實施有符號或無符號的運算。