[發(fā)明專利]采布斯乘法的微處理器

有效

• 申請?zhí)枺?/td>: 201810052753.5
• 申請日: 2018-01-19
• 公開（公告）號(hào): CN108288091B
• 公開（公告）日: 2020-09-11
• 發(fā)明（設(shè)計(jì)）人: 陳靜;李曉陽;宋娟麗;黃振華;王惟林;賴瑾
• 申請（專利權(quán)）人: 上海兆芯集成電路有限公司
• 主分類號(hào): G06N3/063
• 分類號(hào): G06N3/063
• 代理公司: 北京市柳沈律師事務(wù)所 11105
• 代理人: 徐協(xié)成

1.一種用于實(shí)現(xiàn)神經(jīng)網(wǎng)絡(luò)算法的微處理器，包括：

第一空間以及第二空間；以及

數(shù)據(jù)路徑，用以執(zhí)行微指令，

其中：

該微指令的第一字段用于指示該數(shù)據(jù)路徑自該第一空間取得被乘數(shù)供應(yīng)數(shù)據(jù)；

該微指令的第二字段用于指示該數(shù)據(jù)路徑自該第二空間取得乘數(shù)供應(yīng)數(shù)據(jù)；

該微指令的第三字段用于指示該數(shù)據(jù)路徑的數(shù)據(jù)位寬，其中，該數(shù)據(jù)位寬為字長；

該數(shù)據(jù)路徑對該乘數(shù)供應(yīng)數(shù)據(jù)進(jìn)行取數(shù)獲得多個(gè)布斯乘法取數(shù)；

該數(shù)據(jù)路徑依據(jù)該數(shù)據(jù)位寬將該被乘數(shù)供應(yīng)數(shù)據(jù)劃分為多個(gè)被乘數(shù)，并對所述被乘數(shù)與所述布斯乘法取數(shù)進(jìn)行布斯乘法以產(chǎn)生多個(gè)部分乘積，該數(shù)據(jù)路徑還根據(jù)該數(shù)據(jù)位寬從所述部分乘積中選擇一部分進(jìn)行移位相加以產(chǎn)生多個(gè)乘積。

2.如權(quán)利要求1所述的微處理器，其中：

該微指令的第四字段用于指示該數(shù)據(jù)路徑的物理位寬，該物理位寬決定該被乘數(shù)供應(yīng)數(shù)據(jù)及該被乘數(shù)供應(yīng)數(shù)據(jù)的長度。

3.如權(quán)利要求1所述的微處理器，其中：

上述數(shù)據(jù)位寬可變。

4.如權(quán)利要求1所述的微處理器，其中該數(shù)據(jù)路徑包括：

第一取數(shù)寄存器，在第一數(shù)據(jù)位寬下，暫存乘數(shù)供應(yīng)數(shù)據(jù)所載的第一乘數(shù)的無符號(hào)尾端取數(shù)；

第三取數(shù)寄存器，在該第一數(shù)據(jù)位寬下，暫存該乘數(shù)供應(yīng)數(shù)據(jù)所載的第二乘數(shù)的起始取數(shù)；

第四取數(shù)寄存器，在長于該第一數(shù)據(jù)位寬的第二數(shù)據(jù)位寬下，暫存該乘數(shù)供應(yīng)數(shù)據(jù)所載的第三乘數(shù)的中段取數(shù)，其中，該第三乘數(shù)的上述中段取數(shù)由上述第一乘數(shù)的上述無符號(hào)尾端取數(shù)及上述第二乘數(shù)的上述起始取數(shù)組合而成；以及

部分乘積選擇電路，其中：

在該第一數(shù)據(jù)位寬下，該部分乘積選擇電路選擇該第三取數(shù)寄存器內(nèi)容與該第二乘數(shù)對應(yīng)的被乘數(shù)進(jìn)行布斯乘法產(chǎn)生的結(jié)果作為第三部分乘積；且

在該第二數(shù)據(jù)位寬下，該部分乘積選擇電路選擇該第四取數(shù)寄存器內(nèi)容與該第三乘數(shù)對應(yīng)的被乘數(shù)進(jìn)行布斯乘法產(chǎn)生的結(jié)果作為該第三部分乘積。

5.如權(quán)利要求4所述的微處理器，其中該數(shù)據(jù)路徑還包括：

第二取數(shù)寄存器，填全零值；其中，

在該第一數(shù)據(jù)位寬下，關(guān)于無符號(hào)操作，該部分乘積選擇電路選擇該第一取數(shù)寄存器內(nèi)容與該第一乘數(shù)對應(yīng)的被乘數(shù)進(jìn)行布斯乘法產(chǎn)生的結(jié)果作為第二部分乘積；

在該第二數(shù)據(jù)位寬下，該部分乘積選擇電路選擇該第二取數(shù)寄存器內(nèi)容與該第三乘數(shù)對應(yīng)的被乘數(shù)進(jìn)行布斯乘法產(chǎn)生的結(jié)果作為該第二部分乘積。

6.如權(quán)利要求5所述的微處理器，其中該數(shù)據(jù)路徑還包括：

在該第一數(shù)據(jù)位寬下，關(guān)于有符號(hào)操作，該部分乘積選擇電路選擇該第二取數(shù)寄存器內(nèi)容與該第一乘數(shù)對應(yīng)的被乘數(shù)進(jìn)行布斯乘法產(chǎn)生的結(jié)果作為該第二部分乘積。

7.如權(quán)利要求5所述的微處理器，其中：

該第一數(shù)據(jù)位寬為4；且

該第二數(shù)據(jù)位寬為8。

8.如權(quán)利要求7所述的微處理器，其中：

該第一取數(shù)寄存器、該第二取數(shù)寄存器以及該第四取數(shù)寄存器對應(yīng)該乘數(shù)供應(yīng)數(shù)據(jù)的第4、第5及第6個(gè)位。

9.如權(quán)利要求7所述的微處理器，其中：

該第一乘數(shù)載于該乘數(shù)供應(yīng)數(shù)據(jù)的第1個(gè)位至第4個(gè)位；

該第二乘數(shù)載于該乘數(shù)供應(yīng)數(shù)據(jù)的第5個(gè)位至第8個(gè)位；且

該第三乘數(shù)載于該乘數(shù)供應(yīng)數(shù)據(jù)的上述第1個(gè)位至上述第8個(gè)位。

10.如權(quán)利要求2所述的微處理器，其中：

該微指令的第五字段用于指示該乘積集合數(shù)據(jù)的存儲(chǔ)目標(biāo)。

11.如權(quán)利要求10所述的微處理器，其中：

該微指令的第六字段用于指示該數(shù)據(jù)路徑實(shí)施有符號(hào)或無符號(hào)的運(yùn)算。