[發明專利]半導體存儲裝置有效
| 申請號： | 201810051195.0 | 申請日： | 2018-01-18 |
| 公開（公告）號： | CN109493897B | 公開（公告）日： | 2022-12-30 |
| 發明（設計）人： | 高橋政寬;滝澤亮介 | 申請（專利權）人： | 鎧俠股份有限公司 |
| 主分類號： | G11C11/16 | 分類號： | G11C11/16 |
| 代理公司： | 北京律盟知識產權代理有限責任公司 11287 | 代理人： | 楊林勳 |
| 地址： | 日本*** | 國省代碼： | 暫無信息 |
| 權利要求書： | 查看更多 | 說明書： | 查看更多 |
| 摘要： | |||
| 搜索關鍵詞： | 半導體 存儲 裝置 | ||
1.一種半導體存儲裝置，其特征在于具備：
第1存儲器單元，包含第1可變電阻元件；
第1寫入控制器，基于從第1配線供給的第1電壓進行向所述第1存儲器單元的寫入；
第2寫入控制器，在從所述第1配線供給的所述第1電壓降低至第2電壓的情況下，基于所述第2電壓進行向所述第1存儲器單元的寫入；
第1電路，根據基于從所述第1配線供給的電壓的第1信號控制所述第2寫入控制器；以及
第2電路，根據基于從所述第1配線供給的電壓的第2信號將從所述第1配線供給的電壓供給至所述第1存儲器單元。
2.根據權利要求1所述的半導體存儲裝置，其特征在于：
所述第1寫入控制器基于所述第1電壓在第1時間進行向所述第1存儲器單元的寫入，
所述第2寫入控制器基于所述第2電壓在比所述第1時間長的第2時間進行向所述第1存儲器單元的寫入。
3.根據權利要求1所述的半導體存儲裝置，其特征在于：
基于所述第1信號的電壓低于基于所述第2信號的電壓。
4.根據權利要求1所述的半導體存儲裝置，其特征在于：
還具備：第4電路，串聯地連接于所述第1配線與所述第1電路之間；以及
第5電路，串聯地連接于所述第1配線與所述第1電路之間，且與所述第4電路并聯地連接。
5.根據權利要求4所述的半導體存儲裝置，其特征在于：
所述第4電路包含：
串聯地連接的第1晶體管及第1電阻；以及
串聯地連接的第2晶體管及第2電阻；
所述第5電路包含：
串聯地連接的第1保險絲及第3電阻；以及
串聯地連接的第2保險絲及第4電阻；
所述第1電阻的電阻值與所述第2電阻的電阻不同，所述第3電阻的電阻值與所述第4電阻的電阻不同。
6.一種半導體存儲裝置，其特征在于具備：
第1存儲器單元，包含第1可變電阻元件；
第1寫入控制器，基于從第1配線供給的第1電壓進行向所述第1存儲器單元的寫入；
第2寫入控制器，在從所述第1配線供給的所述第1電壓降低至第2電壓的情況下，基于所述第2電壓進行向所述第1存儲器單元的寫入；以及
第1電路，根據基于從所述第1配線供給的電壓的第1信號控制所述第2寫入控制器；且
所述第1電路包含：
第3電路，根據溫度產生不同的電壓；以及
比較器，包含：第1輸入端子，供給基于從所述第1配線供給的電壓的第3信號；及第2輸入端子，供給基于由所述第3電路產生的電壓的第4信號。
7.一種半導體存儲裝置，其特征在于具備：
第1存儲器單元，包含第1可變電阻元件；
第1寫入控制器，基于從第1配線供給的第1電壓進行向所述第1存儲器單元的寫入；
第2寫入控制器，在從所述第1配線供給的所述第1電壓降低至第2電壓的情況下，基于所述第2電壓進行向所述第1存儲器單元的寫入；以及
第1電路，根據基于從所述第1配線供給的電壓的第1信號控制所述第2寫入控制器；且
所述第1電路包含NAND電路，
所述NAND電路包含：第1輸入端子，供給基于從所述第1配線供給的電壓的第5信號；及第2端子，供給第6信號。
8.根據權利要求7所述的半導體存儲裝置，其特征在于：所述第6信號為基于激活指令的信號。
9.根據權利要求7所述的半導體存儲裝置，其特征在于：所述第6信號為基于寫入指令的信號。
10.根據權利要求7所述的半導體存儲裝置，其特征在于：所述第6信號為基于讀取指令的信號。
該專利技術資料僅供研究查看技術是否侵權等信息，商用須獲得專利權人授權。該專利全部權利屬于鎧俠股份有限公司，未經鎧俠股份有限公司許可，擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作，請聯系【客服】
本文鏈接：http://www.szxzyx.cn/pat/books/201810051195.0/1.html，轉載請聲明來源鉆瓜專利網。
- 上一篇：包括輔助電路的電壓控制電路和存儲器裝置
- 下一篇：物理不可克隆函數單元
