[發明專利]一種非易失性隨機存儲器

在審

• 申請號: 201810050899.6
• 申請日: 2018-01-18
• 公開（公告）號: CN108133728A
• 公開（公告）日: 2018-06-08
• 發明（設計）人: 景蔚亮;陳邦明
• 申請（專利權）人: 上海新儲集成電路有限公司
• 主分類號: G11C16/06
• 分類號: G11C16/06;G11C16/10;G11C16/26
• 代理公司: 上海申新律師事務所 31272
• 代理人: 俞滌炯

本發明公開了一種非易失性隨機存儲器，采用第一控制單元將存儲器陣列部分或全部配置為讀取構架以提高非易失性隨機存儲器讀取速度，讀取構架配置在多個字線上，讀取構架在同一字線上配置有多個存儲單元組，每個存儲單元組表示一位數據，每個存儲單元組包括至少兩個存儲單元。同時，采用對非易失性隨機存儲器材料和外圍邏輯的改進提高了寫入速度，并通過外置存儲器進行數據刷新保證了數據保存的準確性。采用本發明的方案可實現同步提高非易失性隨機存儲器的讀寫速度。

技術領域

本發明涉及半導體存儲領域，尤其涉及一種非易失性隨機存儲器。

背景技術

大數據和人工智能的發展對服務器的性能要求越來越高，內存作為服務器運行核心需要進一步提高內存的運行速度以適應大數據和人工智能的運算和存儲需求。對于現有的以動態隨機存儲器為存儲介質內存，內存顆粒難以做大，易失性和刷新功耗隨著內存容量的提高而提高，制約內存效率的提高。

現有技術中內存也有采用混合內存結構，即動態隨機存儲器(DRAM)和非易失性隨機存儲器(NVRAM)組合構成計算機內存。雖然混合內存結構可擴大內存容量，但非易失性隨機存儲器的讀寫速度低于動態隨機存儲器，限制了混合內存結構的性能。

發明內容

針對現有技術中在半導體存儲領域存在的上述問題，現提供一種旨在提高數據讀取速度和寫入速度的非易失性隨機存儲器。

具體技術方案如下：

一種非易失性隨機存儲器，包括一存儲器陣列，所述存儲器陣列包括多個存儲單元，所述非易失性隨機存儲器內設置有一第一控制單元；

所述第一控制單元用于根據對用戶讀寫操作進行統計的統計結果或預設的比例將所述存儲器陣列部分或全部配置為一讀取架構以提高所述非易失性隨機存儲器的讀取速度；

所述讀取架構配置在多個所述字線上，所述讀取構架在同一所述字線上配置有多個存儲單元組，每個所述存儲單元組表示一位數據，每個所述存儲單元組包括至少兩個所述存儲單元；

所述讀取架構作為所述非易失性隨機存儲器中的高速讀區域。

優選的，每個所述存儲單元各包括一選擇器以及一存儲介質，所述選擇器和所述存儲介質一一對應連接。

優選的，部分或全部所述存儲介質采用鈧銻碲相變材料；

將采用鈧銻碲相變材料的所述存儲介質構成的所述存儲單元作為所述非易失性隨機存儲器中的高速寫區域。

優選的，所述讀取架構中的部分或全部所述存儲介質采用鈧銻碲相變材料；

將所述讀取架構中采用鈧銻碲相變材料的存儲介質構成的所述存儲單元作為所述非易失性隨機存儲器中的高速讀寫區域。

優選的，所述非易失性隨機存儲器的讀寫外圍電路采用高介電常數金屬柵互補金屬氧化物半導體工藝制取。

優選的，所述的非易失性隨機存儲器還包括一第二控制單元，所述第二控制單元連接一外置存儲器，所述第二控制單元以預設的時間頻率將所述非易失性隨機存儲器中的數據搬遷至所述外置存儲器，并將所述外置存儲器中更新的數據加載回所述非易失性隨機存儲器中。

優選的，所述非易失性隨機存儲器采用二維非易失性隨機存儲器構成；

所述二維非易失性隨機存儲器為相變存儲器或NAND閃存，或電阻動態隨機存儲器，或鐵電動態隨機存儲器，或磁性動態隨機存儲器。

優選的，所述非易失性隨機存儲器采用三維非易失性隨機存儲器構成；

所述三維非易失性隨機存儲器為三維相變存儲器，或三維NAND閃存，或三維電阻動態隨機存儲器。

優選的，一種處理系統架構，包括上述的非易失性隨機存儲器。