[發明專利]電荷泵電路

有效

• 申請號: 201810049855.1
• 申請日: 2018-01-18
• 公開（公告）號: CN108092503B
• 公開（公告）日: 2019-11-19
• 發明（設計）人: 張輝;富浩宇;李丹;王海軍;孫毅;朱腓利
• 申請（專利權）人: 上海貝嶺股份有限公司
• 主分類號: H02M3/07
• 分類號: H02M3/07;H02M1/14
• 代理公司: 31283 上海弼興律師事務所
• 代理人: 薛琦;張冉<國際申請>=<國際公布>=<

1.一種電荷泵電路，其特征在于，所述電荷泵電路包括：

電荷泵陣列，包括N個子電荷泵，所述N個子電荷泵的子輸出端連接形成所述電荷泵電路的輸出端，以輸出輸出電壓，其中，N大于1；

時鐘電路，用于為每一子電荷泵分別提供一個時鐘，且提供給相鄰的兩個子電荷泵的時鐘具有延時；

N為奇數，提供給相鄰的兩個子電荷泵的時鐘反相，且其中一個時鐘為標準時鐘，另一個時鐘相對于所述標準時鐘延遲第一時長；

所述時鐘電路包括：環形振蕩器，所述環形振蕩器由N級反相器級聯而成，每一級反相器分別為一個子電荷泵提供時鐘；

所述反相器包括PMOS和NMOS，所述PMOS的漏極與所述NMOS的漏極連接；

所述反相器提供的時鐘延遲的第一時長由所述PMOS的體電位與所述NMOS的體電位決定；

所述反相器還包括體電位控制電路，所述體電位控制電路用于提供所述PMOS的體電位和所述NMOS的體電位；

所述體電位控制電路包括：跨導單元、第一PMOS管、第二PMOS管、第一電阻、第二電阻、第三電阻、第一NMOS管、第二NMOS管、第一運放和第二運放；

跨導單元的正輸入端輸入預設電壓，負輸入端輸入輸出電壓，輸出端分別與第一PMOS管的漏極和柵極連接；第一PMOS管的源極與2V_DD連接，第二PMOS管與2V_DD連接；第一運放的正輸入端輸入V_DD，負輸入端通過第三電阻接地，輸出端與第一NMOS管的柵極連接，第一NMOS管的源極還通過第三電阻接地，漏極與所述跨導單元的輸出端連接；第二PMOS管的漏極通過第一電阻與第二運放的正輸入端連接，第二運放的負輸入端與V_DD/2連接，第二PMOS管的漏極還通過第一電阻連接第二電阻再與第二NMOS管的漏極連接，第二NMOS管的柵極還與第二運放的輸出端連接，第二NMOS管的源極與-V_DD連接；第二PMOS管的漏極作為PMOS的體電位的輸出端，第二NMOS管的漏極作為NMOS的體電位的輸出端，其中，V_DD為供電電源電壓。

2.如權利要求1所述的電荷泵電路，其特征在于，延遲的第一時長決定所述電荷泵電路的時鐘頻率。

3.如權利要求1所述的電荷泵電路，其特征在于，所述電荷泵電路還包括調控單元，所述調控單元用于根據所述輸出電壓與預設電壓的大小關系調節延遲的第一時長。

4.如權利要求3所述的電荷泵電路，其特征在于，在所述輸出電壓低于所述預設電壓時，減小延遲的第一時長；在所述輸出電壓高于所述預設電壓時，增大延遲的第一時長。

5.如權利要求3所述的電荷泵電路，其特征在于，所述調控單元包括運算放大器；

所述運算放大器的兩個輸入端分別輸入所述輸出電壓和所述預設電壓，所述運算放大器的輸出端輸出比較結果至所述時鐘電路，所述時鐘電路根據所述比較結果調節延遲的第一時長。

6.如權利要求1所述的電荷泵電路，其特征在于，所述NMOS的體電位與延遲負相關，所述PMOS的體電位與延遲正相關。

7.如權利要求1所述的電荷泵電路，其特征在于，所述電荷泵電路的輸出端還通過去耦電容接地。