[發明專利]可程序化接腳位準的控制電路

有效

• 申請號: 201810049180.0
• 申請日: 2018-01-18
• 公開（公告）號: CN109240130B
• 公開（公告）日: 2020-09-25
• 發明（設計）人: 謝雨哲;沈子嵐
• 申請（專利權）人: 新唐科技股份有限公司
• 主分類號: G05B19/04
• 分類號: G05B19/04
• 代理公司: 北京三友知識產權代理有限公司 11127
• 代理人: 賈磊;郭曉宇

一種可程序化接腳位準的控制電路，包括一時間槽、一時間控制器、一輸入輸出緩沖器、一緩沖控制器以及一接腳控制器。時間槽根據一時脈信號調整一計數值。當計數值等于預設值時，時間控制器發出一觸發信號。緩沖控制器存取輸入輸出緩沖器。接腳控制器耦接一接腳、時間控制器及緩沖控制器。在一輸入模式，接腳控制器根據觸發信號，檢測接腳的電位，用以產生多個檢測結果，并通過緩沖控制器，將檢測結果存入輸入輸出緩沖器。在一輸出模式，接腳控制器根據觸發信號及輸入輸出緩沖器所儲存的一輸出數據，產生一輸出信號。

技術領域

本發明有關于一種控制電路，特別是有關于一種可程序化接腳位準的控制電路。

背景技術

隨著科技的進步，集成電路(Integrated Circuit；IC)的尺寸愈來愈小，并且電路結構愈來愈復雜。以超大型集成電路(Very Large Scale Integration；VLSI)為例，其芯片上的元件密度越來越高。

發明內容

本發明提供一種可程序化接腳位準的控制電路，包括一第一時間槽、一時間控制器、一輸入輸出緩沖器、一緩沖控制器以及一接腳控制器。第一時間槽根據一時脈信號調整一第一計數值。時間控制器判斷第一計數值是否等于一第一預設值。當第一計數值等于第一預設值時，時間控制器發出一第一觸發信號。緩沖控制器存取輸入輸出緩沖器。接腳控制器耦接第一接腳、時間控制器及緩沖控制器。在一輸入模式，接腳控制器根據第一觸發信號，檢測第一接腳的電位，用以產生多個檢測結果。接腳控制器通過緩沖控制器，將檢測結果存入輸入輸出緩沖器。在一輸出模式，接腳控制器根據第一觸發信號及輸入輸出緩沖器所儲存的一輸出數據，產生一輸出信號。

本發明的有益效果在于，根據本發明的控制電路，使用者能透過簡單的設定，便可定義出各CPU腳位在不同的時間點所要執行的動作，通過這種方式模擬出串列通信協議能大幅減輕CPU的負擔提升使用效率，更可一定程度上的降低軟件編程的復雜度。

附圖說明

為了更清楚地說明本發明實施例或現有技術中的技術方案，下面將對實施例或現有技術描述中所需要使用的附圖作一簡單地介紹，顯而易見地，下面描述中的附圖僅僅是本發明的一些實施例，對于本領域普通技術人員來講，在不付出創造性勞動性的前提下，還可以根據這些附圖獲得其他的附圖。

圖1為本發明的操作系統的一示意圖。

圖2為本發明的操作系統的另一示意圖。

圖3為本發明的操作系統的另一示意圖。

圖4A為本發明的接腳于輸入模式下的電位示意圖。

圖4B為本發明的接腳于輸出模式下的電位示意圖。

圖4C為本發明的接腳控制器所產生的脈寬調變信號的示意圖。

附圖標號：

100、200、300：操作系統；

110、210、310：控制電路；

120、220、320：集成電路

PN₁～PN₄：接腳；

111、211、311：輸入輸出緩沖器；

112、113、212、213、312、313：計時器；

114、214、314：緩沖控制器；

115、215、315：時間控制器；

116、216、316：接腳控制器；

BFO：輸出緩沖器；

BFI：輸入緩沖器；

BFS：狀態緩沖器；