[發明專利]半導體器件和電子器件

有效

• 申請號: 201810048763.1
• 申請日: 2012-09-21
• 公開（公告）號: CN108110023B
• 公開（公告）日: 2019-08-09
• 發明（設計）人: 清水完;井上啟司
• 申請（專利權）人: 索尼公司
• 主分類號: H01L27/146
• 分類號: H01L27/146
• 代理公司: 北京信慧永光知識產權代理有限責任公司 11290
• 代理人: 陳睆;曹正建

本發明提供一種半導體器件和電子器件。半導體器件包括：第一半導體晶片，包括光電轉換部；第二半導體晶片，包括邏輯電路和第二配線，其中，所述第二半導體晶片與所述第一半導體晶片貼合；第一導電部，在第一接觸區域處連接到所述第一半導體晶片的第一配線；以及第二導電部，在第二接觸區域處連接到所述第二半導體晶片的所述第二配線；其中，所述第一配線通過所述第一導電部和所述第二導電部電連接到所述第二配線，其中，所述第二接觸區域包括合金，并且所述第一接觸區域沒有合金，其中，所述第一導電部和所述第二導電部中的至少一者的直徑為1至5微米，并且其中，所述半導體器件是CMOS成像器件。

本申請是申請日為2012年9月21日、發明名稱為“半導體器件和半導體器件制造方法”的申請號為201210355337.5的專利申請的分案申請。

技術領域

總體上，本技術涉及半導體器件和制造半導體器件的方法。更具體地，本技術涉及減小電阻變化和改進配線可靠性的半導體器件，并且涉及制造該半導體器件的方法。

背景技術

近年來，小尺寸照相機模塊應用于數字靜態照相機和智能電話的市場引起了人們的注意。CCD(電荷耦合器件)和CMOS(互補金屬氧化物半導體)圖像傳感器為照相機模塊中采用的典型的固態成像器件。在這樣的固態成像器件的情況下，隨著半導體技術上的小型化，已經能夠改善圖像傳感器的性能，縮小了印跡(footprint)，且提高了集成度。另外，作為進一步改善圖像傳感器性能、進一步縮小印跡和進一步提高集成度的一項技術，已經提出了制造三維半導體集成電路的技術。該技術的典型示例報告在日本專利特開2010-245506號公報中，作為制造構成背面照射型固態攝像器件的半導體器件的技術。根據該技術，首先，具有不同功能的半導體元件彼此接合。在此情況下，具有不同功能的半導體元件是具有像素陣列的半導體元件和具有邏輯電路的半導體元件。然后，像素陣列和邏輯電路通過利用構造為貫通硅基板的TSV(電極)彼此電連接。

發明內容

這樣，在利用貫通電極構造半導體器件的工藝中，不管該器件具有背面照射型還是前面照射型，具有像素陣列的半導體元件都電連接到具有邏輯電路的半導體元件。因此，必須使貫通電極保證低的電阻和高的配線可靠性。另外，在貫通電極的情況下，特別是，為了以高度確定性電連接具有像素陣列的半導體元件到具有邏輯電路的半導體元件，上述電極必須形成為不僅貫通硅基板，而且貫通接合面，并且到達半導體元件的深的內部。

然而，由于蝕刻量的限制由諸如電極的直徑、電極的深度、電極的布局和生產率的條件決定的事實，限制了用于形成TSV達到半導體元件的深內部部分的技術。因此，如果層間膜厚，則擔心電極不能達到半導體元件的深內部部分。另外，如果增加蝕刻率，則電極的深度可控性變差。在具有高蝕刻率的電極的情況下，也就是，在具有大直徑的電極的情況下，或者淺電極的情況下，在可能的范圍內非常過度地執行蝕刻工藝，不僅使電極正下方的配線退化，而且使配線材料表面也被氧化。結果，擔心增加電阻變化，并且配線可靠性惡化。

為了解決上述問題，通常，采用為電極正下方的配線形成蝕刻停止層的方法。蝕刻停止層是諸如TaN(氮化鉭)膜或TiN(氮化鈦)膜的阻擋金屬膜。然而，對于直徑和/或深度在幾微米至大于十微米范圍內的電極，如果形成厚度為幾納米到大于一百納米范圍的阻擋金屬膜，從蝕刻可控性的觀點以及蝕刻生產率的觀點看，難于形成足夠有效的蝕刻停止層。

本技術考慮了上述的情形而進行，并且特別通過合金化電極和配線之間的接觸區域，減小了電阻變化，改善了配線可靠性。

根據本技術實施例的半導體器件具有合金化的接觸區域，以便在半導體器件中將電極連接到配線。它可提供具有這樣構造的半導體器件，其中電極和配線共享合金化的接觸區域，以便在包括邏輯電路和配線的第二半導體晶片以及包括光電轉換部分和配線的第一半導體晶片中將電極和配線彼此電連接。

能夠提供具有這樣構造的半導體器件，其中該電極是貫通貼合到第二半導體晶片的第一半導體晶片的電極，并且接觸區域被合金化以便在第二半導體晶片中彼此電連接電極和配線。