[發明專利]存儲裝置及其操作方法

有效

• 申請號: 201810047368.1
• 申請日: 2018-01-18
• 公開（公告）號: CN109119125B
• 公開（公告）日: 2022-05-03
• 發明（設計）人: 權敬桓;蔡昇完
• 申請（專利權）人: 愛思開海力士有限公司
• 主分類號: G11C29/12
• 分類號: G11C29/12;G11C29/36
• 代理公司: 北京三友知識產權代理有限公司 11127
• 代理人: 李輝;劉久亮

存儲裝置及其操作方法。一種支持內建自測BIST操作的存儲裝置包括：多個存儲單元；頁緩沖器組，所述頁緩沖器組包括分別通過位線聯接至所述多個存儲單元的頁緩沖器電路；內建自測BIST控制器，所述BIST控制器被配置為生成要存儲在所述頁緩沖器電路中的圖案數據和要與從所述頁緩沖器電路獲得的感測數據進行比較的參考數據，并且被配置為將所述參考數據與所述感測數據進行比較；以及輸入/輸出控制電路，所述輸入/輸出控制電路被配置為將所述圖案數據輸入到所述頁緩沖器電路，并且將所述感測數據從所述頁緩沖器電路傳送到所述BIST控制器。

技術領域

本公開的一方面涉及電子裝置，更具體地，涉及一種存儲裝置及其操作方法。

背景技術

存儲裝置是使用諸如硅(Si)、鍺(Ge)、砷化鎵(GaAs)或磷化銦(InP)這樣的半導體來實現的儲存裝置。存儲裝置通常分為易失性存儲裝置和非易失性存儲裝置。

易失性存儲器是在切斷電源時丟失所存儲的數據的存儲裝置。易失性存儲器的示例包括靜態隨機存取存儲器(SRAM)、動態RAM(DRAM)、同步DRAM(SDRAM)等。非易失性存儲器是即使在切斷電源時也保持所存儲的數據的存儲裝置。非易失性存儲器的示例包括只讀存儲器(ROM)、可編程ROM(PROM)、電可編程ROM(EPROM)、電可擦除可編程ROM(EEPROM)、閃存存儲器、相變RAM(PRAM)、磁性RAM(MRAM)、電阻式RAM(RRAM)、鐵電式RAM(FRAM)等。閃存存儲器一般分為NOR型閃存存儲器和NAND型閃存存儲器。

發明內容

實施方式提供了一種支持內建自測(BIST)操作的存儲裝置以及一種用于該存儲裝置的操作方法。

根據本公開的一方面，提供一種存儲裝置，該存儲裝置包括：多個存儲單元；頁緩沖器組，所述頁緩沖器組包括分別通過位線聯接至所述多個存儲單元的頁緩沖器電路；內建自測(BIST)控制器，所述BIST控制器被配置為生成要存儲在所述頁緩沖器電路中的圖案數據和要與從所述頁緩沖器電路獲得的感測數據進行比較的參考數據，并且將所述參考數據與所述感測數據進行比較；以及輸入/輸出控制電路，所述輸入/輸出控制電路被配置為將所述圖案數據輸入到所述頁緩沖器電路，并且將所述感測數據從所述頁緩沖器電路傳送到所述BIST控制器。

根據本公開的一方面，提供一種具有包括多個存儲體的存儲單元陣列的存儲裝置，該存儲裝置包括：頁緩沖器組，所述頁緩沖器組包括分別聯接至所述多個存儲體的多個頁緩沖器電路，所述多個頁緩沖器電路存儲要被存儲在所述多個存儲體中的數據并且存儲從所述多個存儲體讀取的數據；以及BIST控制器，所述BIST控制器被配置為通過執行將數據存儲在所述多個頁緩沖器電路中的BIST寫入操作并且執行讀取存儲在所述頁緩沖器電路中的數據的BIST讀取操作來測試所述存儲裝置的數據路徑。

根據本公開的一方面，提供一種用于操作存儲裝置的方法，該方法包括以下步驟：從外部裝置接收寫入命令和寫入地址；響應于所述寫入命令而生成要存儲在與所述寫入地址對應的頁緩沖器電路中的圖案數據；將所述圖案數據存儲在與所述寫入地址對應的頁緩沖器電路中；從所述外部裝置接收讀取命令和讀取地址；響應于所述讀取命令而生成圖案數據；以及將所述圖案數據與從所述頁緩沖器電路獲得的感測數據進行比較。

附圖說明

現在將參照附圖在下文中更全面地描述示例實施方式；然而，示例實施方式可按照不同的形式來實施，并且不應該被解釋為受本文闡述的實施方式限制。相反，提供這些實施方式以使得本公開將是徹底得和完整的，并且將示例實施方式的范圍充分地傳達給本領域技術人員。

在附圖中，為了說明清楚，可能夸大了尺寸。將理解的是，當元件被稱為在兩個元件“之間”時，該元件可以是這兩個元件之間的唯一元件，或者也可在這兩個元件之間存在一個或更多個中間元件。相同的附圖標記始終指代相同的元件。

圖1是例示包括根據本公開的實施方式的存儲裝置的測試系統的框圖。