[發明專利]一種視頻滾動顯示裝置和方法

有效

• 申請號: 201810045537.8
• 申請日: 2018-01-17
• 公開（公告）號: CN108391031B
• 公開（公告）日: 2023-03-10
• 發明（設計）人: 姜哲;張孝崢;趙立臻;王艷永;郭偉;王永山;林青;趙博;張建偉;楊曉宇;段芊;滿藝;倪菊艷;林桔秋;李麗丹;劉倩;張一;申懷波
• 申請（專利權）人: 中國北方車輛研究所
• 主分類號: H04N5/14
• 分類號: H04N5/14;H04N5/907
• 代理公司: 北京安博達知識產權代理有限公司 11271
• 代理人: 徐國文

1.一種視頻滾動顯示裝置，其特征在于，所述裝置包括依次相連的高清視頻光電轉換模塊、串并轉換模塊、視頻數據處理模塊和視頻數據顯示模塊；

所述高清視頻光電轉換模塊：用于接收包含視頻數據的光信號并將其轉換為包含視頻數據的串行電信號；

所述串并轉換模塊：用于將所述包含視頻數據的串行電信號轉換為包含視頻數據的并行電信號；

所述視頻數據處理模塊：用于提取所述包含視頻數據的并行電信號的視頻數據并對所述視頻數據進行動態延時；

所述視頻數據顯示模塊：用于循環滾動顯示所述視頻數據；

所述視頻數據處理模塊，包括：

提取單元，用于緩存所述串并轉換模塊傳輸的包含視頻數據的并行電信號，在行、場同步信號有效時，將所述并行電信號的前8位轉換為圖像Cr/Cb數據，后8位轉換為圖像Y數據，并采用4:2:2采樣對所述圖像Cr/Cb數據和所述圖像Y數據進行采樣；

其中，所述并行電信號為16位的并行電信號；

動態延時單元，用于在視頻輸出行、場同步信號、時鐘信號不變的前提下，將所述視頻數據存儲于FPGA塊存儲器中，控制所述FPGA塊存儲器的輸出端口的地址位遞增，并在所述FPGA塊存儲器的讀模式下通過所述輸出端口輸出所述視頻數據；

其中，當所述FPGA塊存儲器的輸出端口的地址位增加N個時，所述視頻數據的輸出延時增加N個時鐘信號。

2.如權利要求1所述的裝置，其特征在于，所述高清視頻光電轉換模塊為多路并行光收發一體模塊，其中，所述多路并行光收發一體模塊的中心波長為850nm，單通道傳輸速率達6.25Gbps，接口電平為標準CML。

3.如權利要求1所述的裝置，其特征在于，所述串并轉換模塊，用于：接收所述串行電信號后，將所述包含視頻數據的串行電信號轉換為16位的并行電信號，其中，所述串并轉換模塊接收所述串行電信號的速率為600M-1.5Gbps。

4.一種視頻滾動顯示方法，其特征在于，所述方法包括：

接收包含視頻數據的光信號并將其轉換為包含視頻數據的串行電信號；

將所述包含視頻數據的串行電信號轉換為包含視頻數據的并行電信號；

提取所述包含視頻數據的并行電信號的視頻數據并對所述視頻數據進行動態延時；

循環滾動顯示所述視頻數據；

所述提取所述包含視頻數據的并行電信號的視頻數據并對所述視頻數據進行動態延時，包括：

緩存串并轉換模塊傳輸的包含視頻數據的并行電信號，在行、場同步信號有效時，將所述并行電信號的前8位轉換為圖像Cr/Cb數據，后8位轉換為圖像Y數據，并采用4:2:2采樣對所述圖像Cr/Cb數據和所述圖像Y數據進行采樣；

其中，所述并行電信號為16位的并行電信號；

在視頻輸出行、場同步信號、時鐘信號不變的前提下，將所述視頻數據存儲于FPGA塊存儲器中，控制所述FPGA塊存儲器的輸出端口的地址位遞增，并在所述FPGA塊存儲器的讀模式下通過所述輸出端口輸出所述視頻數據；

其中，當所述FPGA塊存儲器的輸出端口的地址位增加N個時，所述視頻數據的輸出延時增加N個時鐘信號。