[發明專利]含有自建半導體二極管的三維縱向多次編程存儲器

在審

• 申請號: 201810045340.4
• 申請日: 2018-01-17
• 公開（公告）號: CN110047868A
• 公開（公告）日: 2019-07-23
• 發明（設計）人: 張國飆
• 申請（專利權）人: 杭州海存信息技術有限公司
• 主分類號: H01L27/24
• 分類號: H01L27/24;H01L45/00
• 代理公司: 暫無信息
• 代理人: 暫無信息

本發明提出一種含有自建半導體二極管的三維縱向多次編程存儲器（3D?MTP_V）。它含有多個相互垂直堆疊的水平地址線，多個穿透水平地址線的存儲井，一層覆蓋存儲井邊墻的編程膜，多條形成在存儲井中的豎直地址線。存儲井中不含單獨的二極管膜。水平地址線和豎直地址線含有不同摻雜類型的半導體材料，二極管在它們交叉處自然形成。

技術領域

本發明涉及集成電路存儲器領域，更確切地說，涉及多次編程存儲器（multiple-time programmable memory，簡稱為MTP；也被稱為重復編程存儲器）。

背景技術

三維多次編程存儲器（3D-MTP）是一種單體（monolithic）半導體存儲器，它含有多個垂直堆疊的MTP存儲元。3D-MTP的存儲元分布在三維空間中，而傳統的平面型MTP的存儲元分布在二維平面上。相對于傳統MTP，3D-MTP具有存儲密度大，存儲成本低等優點。

美國專利申請US 2017/0148851 A1（申請人：Hsu；申請日：2016年11月23日）提出一種三維縱向多次編程存儲器（3D-MTP_V）。它含有多個垂直堆疊的水平地址線，多個穿透水平地址線的存儲井，覆蓋存儲井邊墻的編程膜和二極管（也被稱為選擇器selector、選向器steering element等名稱）膜，以及多條形成在存儲井中的豎直地址線。在該專利申請中，為了實現存儲元的編程以及避免存儲元之間的干擾，每個存儲元均含有單獨的編程膜和單獨的二極管膜。二極管膜的厚度一般較大。以P-N薄膜二極管為例，具有良好正反電流選擇比（rectifying ratio）的P-N薄膜二極管的厚度在100nm以上。這么厚的二極管膜如形成在存儲井中，將導致存儲井尺寸很大，存儲密度降低。

發明內容

本發明的主要目的是提高三維多次編程存儲器（3D-MTP）的存儲密度。

本發明的另一目的是使存儲井的填充工藝更加簡單。

本發明的另一目的是使存儲井的尺寸更小。

本發明的另一目的是在存儲元漏電流較大的情況下保證3D-MTP的正常工作。

為了實現這些以及別的目的，本發明提出一種含有自建半導體二極管的三維縱向多次編程存儲器（3D-MTP_V）。它含有多個在襯底電路上并肩排列的MTP存儲串，每個MTP存儲串垂直與襯底且含有多個垂直堆疊的MTP存儲元。具體說來，3D-MTP_V含有多條垂直堆疊的水平地址線（字線）。在刻蝕出多個穿透這些水平地址線的存儲井后，在存儲井的邊墻覆蓋一層編程膜，并填充導體材料以形成豎直地址線（位線）。導體材料可以是金屬材料或摻雜的半導體材料。MTP存儲元形成在字線和位線的交叉處。

為了避免存儲井尺寸過大，本發明中的MTP存儲元只含有單獨的編程膜，并不含有單獨的二極管膜。由于不需在存儲井的邊墻上形成二極管膜，存儲井的填充變得容易，這將簡化工藝流程。此外，這種設計還能縮小存儲井的尺寸，增加存儲密度。

在本發明的MTP存儲元中，二極管是在水平地址線和豎直地址線之間自然形成的。這種自然形成的二極管性能不佳，其漏電流較大。為了避免在讀過程中由于漏電流過大導致存儲元之間互相干擾，本發明還提出一種“全讀”模式：在一個讀周期中讀出與一條字線電耦合的所有MTP存儲元存儲的信息。讀周期分兩個階段：預充電階段和讀階段。在預充電階段，MTP陣列中所有地址線（包括所有字線和所有位線）均被預充電到一預設電壓。在讀階段，當一選中字線上的電壓上升到讀電壓V_R后，它通過與之耦合的MTP存儲元向所有位線充電。通過測量位線上的電壓變化，可確定相應MTP存儲元所存儲的信息。