[發明專利]存儲器及其工作方法和形成方法

有效

• 申請號: 201810040571.6
• 申請日: 2018-01-16
• 公開（公告）號: CN110047833B
• 公開（公告）日: 2023-05-26
• 發明（設計）人: 廖淼;潘梓誠
• 申請（專利權）人: 中芯國際集成電路制造(上海)有限公司;中芯國際集成電路新技術研發(上海)有限公司
• 主分類號: H10B10/00
• 分類號: H10B10/00
• 代理公司: 北京集佳知識產權代理有限公司 11227
• 代理人: 徐文欣;吳敏

一種存儲器及其工作方法和形成方法，其中，所述存儲器包括：位于所述襯底中的第一阱區，所述第一阱區中具有第一摻雜離子；位于所述第一阱區頂部表面的第二阱區，所述第二阱區中具有第二摻雜離子，所述第二摻雜離子與所述第一摻雜離子的導電類型相反；位于所述第二阱區表面的柵極結構，所述柵極結構包括相對的第一側和第二側；位于所述柵極結構第一側的第二阱區中的第一摻雜區，所述第一摻雜區中具有第三摻雜離子，所述第三摻雜離子的導電類型與所述第二摻雜離子的導電類型相反；與所述第二阱區電連接的源線。所述存儲器的能耗較低。

技術領域

本發明涉及半導體制造技術領域，尤其涉及一種存儲器及其工作方法和形成方法。

背景技術

隨著信息技術的發展，存儲信息量急劇增加。存儲信息量的增加促進了存儲器的飛速發展，同時也對存儲器的性能提出了更高的要求。

由于靜態存儲器(SRAM)不需要刷新電路即能保存它內部存儲的數據，功耗較小，使得SRAM的應用越來越廣泛。傳統的SRAM的存儲單元一般由六個MOS晶體管或四個MOS晶體管組成，存儲單元中MOS晶體管的數量較多，導致MOS晶體管的體積較大。為了減小存儲器的體積，提高集成度，提出了一種單晶體管靜態存儲器(1T?SRAM)。

然而，現有的單晶體管靜態存儲器的能耗較大。

發明內容

本發明解決的問題是提供一種存儲器及其工作方法和形成方法，能夠降低存儲器的能耗。

為解決上述問題，本發明提供一種存儲器，包括：襯底；位于所述襯底中的第一阱區，所述第一阱區中具有第一摻雜離子；位于所述第一阱區頂部表面的第二阱區，所述第二阱區中具有第二摻雜離子，所述第二摻雜離子與所述第一摻雜離子的導電類型相反；位于所述第二阱區表面的柵極結構，所述柵極結構包括相對的第一側和第二側；位于所述柵極結構第一側的第二阱區中的第一摻雜區，所述第一摻雜區中具有第三摻雜離子，所述第三摻雜離子的導電類型與所述第二摻雜離子的導電類型相反；與所述柵極結構電連接的字線；與所述第一摻雜區電連接的位線；與所述第二阱區電連接的源線。

可選的，所述第一摻雜離子為N型離子，所述第二摻雜離子為P型離子，所述第三摻雜離子為N型離子；或者，所述第一摻雜離子為P型離子，所述第二摻雜離子為N型離子，所述第三摻雜離子為P型離子。

可選的，所述存儲器包括多個存儲單元，所述存儲單元包括：所述第一阱區、第二阱區、柵極結構和所述第一摻雜區。

可選的，多個存儲單元排列為存儲陣列；所述存儲陣列中同一行的存儲單元的柵極結構通過同一字線相互電連接；所述存儲陣列中同一列的存儲單元的第一摻雜區通過同一位線相互電連接；所述存儲陣列中同一行的存儲單元的第二摻雜區通過同一源線相互電連接。

可選的，還包括：位于所述柵極結構第二側的第二阱區中的第二摻雜區，所述第二摻雜區中具有第四摻雜離子，所述第四摻雜離子與第二摻雜離子的導電類型相同，且所述第二摻雜區中第四摻雜離子的濃度大于所述第二阱區中第二摻雜離子的濃度；所述源線與所述第二摻雜區電連接。

可選的，還包括：覆蓋所述柵極結構、第二摻雜區和第一摻雜區的第一介質層；位于所述第一介質層中的第一插塞，所述第一插塞貫穿所述第一介質層，且與所述第一摻雜區接觸，所述位線位于所述第一介質層和所述第一插塞表面；位于所述位線和第一介質層表面的第二介質層；自所述第一介質層貫穿至所述第二介質層的第二插塞，所述第二插塞與所述第二摻雜區接觸；所述源線位于所述第二插塞和所述第二介質層表面。