[發明專利]一種存儲器讀取速度測量電路

在審

• 申請號: 201810035251.1
• 申請日: 2018-01-15
• 公開（公告）號: CN110047552A
• 公開（公告）日: 2019-07-23
• 發明（設計）人: 唐明;馬繼榮
• 申請（專利權）人: 北京同方微電子有限公司
• 主分類號: G11C29/12
• 分類號: G11C29/12
• 代理公司: 暫無信息
• 代理人: 暫無信息

本發明提供一種存儲器讀出速度測量電路，所述測量電路包括讀取操作電路、鎖存器和二路選擇器，其中，讀取操作電路連接鎖存器，二路選擇器連接并控制鎖存器，二路選擇器內置內部定時信號、讀取時鐘和讀取速度測試模式開關信號，讀取操作電路讀取存儲器中的存儲數據，并將所讀取的存儲數據傳送給鎖存器，鎖存器鎖存保持住所讀取的存儲數據。本發明在存儲器內部增加一個二路選擇器來控制存儲器讀出數據鎖器，不僅實現保留原有的正常讀取操作，還增加讀取速度測試模式，僅通過調整存儲器輸入的讀取時鐘占空比就可以準確測量存儲器的讀取速度，而不受到芯片內部數據傳輸延時的干擾，能夠精確、簡單方便、低成本地實現存儲器的讀取速度的直接測量。

技術領域

本發明涉及集成電路存儲器設計技術領域， 尤其涉及一種存儲器讀取速度測量電路。

背景技術

存儲器是電子設備重要部件，特別是嵌入式存儲器可以集成到SOC芯片系統中，可以有效的提高芯片的存儲性能，已經廣泛應用于各種電子設備中。存儲器負責存儲電子設備所需要的各種數據，其讀取操作的速度對于整個電子設備系統的運行速度有著重要的影響，因此存儲器的讀取速度為衡量存儲器性能的一個關鍵指標，其準確測量也就顯得尤為重要。

對于SOC芯片，由于成本的限制，不會將其內部的嵌入式存儲器的數據輸出端口接到芯片管教，這也就意味著存儲器的讀取功能的速度無法直接測量出來。通常測量方法為：通過不斷調整存儲器讀取操作的時鐘周期，存儲器數據能夠準確讀出的臨界時鐘周期就作為存儲器的讀取速度。

參見圖1，SOC芯片的讀取時鐘控制存儲器進行一次讀取操作，所讀出的數據經過一定的傳輸路徑送到存儲器外的寄存器，在下一個讀取時鐘周期來臨時，控制寄存器鎖存住當前周期存儲器所讀出的數據，寄存器中鎖存住的數據就可以提供給SOC芯片內其他模塊使用。在測量存儲器讀取操作速度時，通過不斷縮短讀取時鐘周期，對比寄存器中所鎖存住的數據與存儲器中所存的數據，在一個臨界的讀取時鐘周期，寄存器中所鎖存住的數據會與存儲器中所存的數據不同，即讀取錯誤，這個臨界的讀取時鐘周期就認為是存儲器的讀取速度。

但是這種方法所測量出來的讀取時間也包括了存儲器之外的數據傳輸路徑的延時，即這只是一種間接測量方法，其測量的讀取速度不準確，無法用于精確衡量存儲器的性能。

發明內容

針對上述現有技術中存在的不足，本發明的目的是提出一種存儲器讀取速度測量電路，通過在存儲器內部增加鎖存器，由控制信號控制鎖存器鎖存住存儲器所讀取的數據，鎖存器中鎖存的數據再送到存儲器外進行判斷是否正確，通過調整鎖存器的控制信號的脈沖寬度，找到存儲器讀取錯誤的臨界讀取時間，且不包括存儲器外的傳輸路徑延時，即準確的存儲器讀取速度。

為了達到上述技術目的，本發明所采用的技術方案是：

一種存儲器讀出速度測量電路，所述測量電路包括讀取操作電路、鎖存器和二路選擇器，其中，讀取操作電路連接鎖存器，二路選擇器連接并控制鎖存器，二路選擇器內置內部定時信號、讀取時鐘和讀取速度測試模式開關信號，讀取操作電路讀取存儲器中的存儲數據，并將所讀取的存儲數據傳送給鎖存器，鎖存器鎖存保持住所讀取的存儲數據；

存儲器讀取操作時，二路選擇器選擇內部定時信號來控制鎖存器，讀取速度測試模式開關信號設置為0，即鎖存器控制信號等于內部定時信號，讀取時鐘的上升沿觸發讀取操作電路讀取存儲數據，內部定時信號在等待足夠時間后，讀取操作電路讀出存儲數據，內部定時信號產生一低電平脈沖，下降沿觸發鎖存器所鎖存的存儲數據，并輸出到存儲器外，完成存儲器讀操作；

存儲器讀取速度測試操作時，二路選擇器選擇讀取時鐘來控制鎖存器，讀取速度測試模式開關信號設置為1，即鎖存器控制信號等于讀取時鐘，讀取時鐘的上升沿觸發讀取操作電路讀取存儲數據，讀取時鐘的下降沿觸發鎖存器所鎖存的存儲數據，并輸出到存儲器外，完成存儲器讀操作。