[發明專利]背柵控制可變電抗器

有效

• 申請號: 201810034723.1
• 申請日: 2018-01-15
• 公開（公告）號: CN109639256B
• 公開（公告）日: 2023-06-02
• 發明（設計）人: 張弛
• 申請（專利權）人: 格芯美國公司
• 主分類號: H03H11/48
• 分類號: H03H11/48
• 代理公司: 北京市中咨律師事務所 11247
• 代理人: 李崢;于靜

1.一種可變電抗器，包括：

并聯設置的多個晶體管；

耦合到所述多個晶體管的背柵的電壓控制節點；以及

耦合到所述多個晶體管的源極和漏極的偏置電壓節點，

其中所述多個晶體管的前柵分別直接耦合到電壓控制振蕩器VCO的電感器/電容器LC庫的LC庫正(VP)節點和負(VM)節點。

2.根據權利要求1所述的可變電抗器，其中所述多個晶體管包括NMOS完全耗盡SOI(FDSOI)器件或PMOS完全耗盡SOI(FDSOI)器件。

3.根據權利要求2所述的可變電抗器，其中所述多個晶體管的源極/漏極節點通過所述偏置電壓節點電耦合在一起。

4.根據權利要求3所述的可變電抗器，其中所述多個晶體管通過所述偏置電壓節點被偏置在亞閾值區域。

5.根據權利要求1所述的可變電抗器，其中所述多個晶體管通過施加在所述電壓控制節點處的電壓被背柵控制。

6.根據權利要求1所述的可變電抗器，其中所述可變電抗器的電容調諧通過調整所述多個晶體管的背柵偏置而改變所述多個晶體管的閾值電壓來實現。

7.根據權利要求1所述的可變電抗器，其中所述多個晶體管的所述前柵分別在施加的DC電壓的所述LC庫正(VP)節點和負(VM)節點處被DC偏置。

8.根據權利要求1所述的可變電抗器，其中VCO電感器中心抽頭電壓向所述多個晶體管的所述前柵提供DC偏置。

9.根據權利要求8所述的可變電抗器，其中所述VCO的增益通過由耦合到所述多個晶體管的所述源極和漏極的所述偏置電壓節點施加的偏置電壓來調整。

10.根據權利要求1所述的可變電抗器，其中通過到所述多個晶體管的所述源極和漏極的所述偏置電壓節點調整C-V曲線。

11.根據權利要求1所述的可變電抗器，其中所述電壓控制振蕩器VCO的電壓直接耦合到所述多個晶體管的所述背柵。

12.一種可變電抗器，包括：

直接耦合到一對晶體管的背柵以實現柵電容調諧的電壓控制節點；以及

直接耦合到所述晶體管的源極和漏極的偏置電壓節點，其通過所述偏置電壓節點將所述晶體管偏置在亞閾值區域中，

其中所述晶體管通過在所述電壓控制節點處施加的電壓而被背柵控制，以及

其中所述一對晶體管的前柵分別直接耦合到電壓控制振蕩器VCO的電感器/電容器LC庫的LC庫正(VP)節點和負(VM)節點。

13.根據權利要求12所述的可變電抗器，其中所述晶體管的源極/漏極節點通過所述偏置電壓節點電耦合在一起。

14.根據權利要求12所述的可變電抗器，其中所述可變電抗器的電容調諧通過調整所述晶體管的背柵偏置而改變所述晶體管的閾值電壓來實現。

15.根據權利要求12所述的可變電抗器，其中所述晶體管的所述前柵通過施加的DC電壓在所述LC庫正(VP)節點和負(VM)節點處被偏置。

16.根據權利要求15所述的可變電抗器，其中所述電壓控制振蕩器VCO的電壓直接耦合到所述晶體管的所述背柵，使得NMOS交叉耦合的VCO電感器中心抽頭電壓向所述可變電抗器的所述前柵提供DC偏置VDD。

17.根據權利要求15所述的可變電抗器，其中所述VCO的電壓直接耦合到所述晶體管的所述背柵，使得CMOS交叉耦合的VCO電源電壓向所述可變電抗器的所述前柵提供DC偏置VDD/2。