[發明專利]一種寬帶射頻信號生成系統

有效

• 申請號: 201810031477.4
• 申請日: 2018-01-12
• 公開（公告）號: CN108306640B
• 公開（公告）日: 2021-05-14
• 發明（設計）人: 楊劍;張月;劉瑞麒;鮑慶龍;余志勇;盧建
• 申請（專利權）人: 中國人民解放軍火箭軍工程大學
• 主分類號: H03L7/18
• 分類號: H03L7/18;G06F30/331;G06F13/40;G06F13/42
• 代理公司: 西安恒泰知識產權代理事務所 61216
• 代理人: 黃小梧

1.一種寬帶射頻信號生成系統，包括上位機、PCIe總線、FPGA主板、DAC板卡，所述上位機用于生成數字信號并通過PCIe總線將數字信號傳送至FPGA主板，所述FPGA主板通過控制邏輯單元將數字信號傳輸至DAC板卡，其特征在于，所述控制邏輯單元包括：時鐘管理模塊、數據緩存模塊、二級數據緩存模塊、數據速率轉換模塊、初始化配置邏輯模塊；

所述時鐘管理模塊用于接收來自PCIe總線的125MHz時鐘信號，并將該125MHz時鐘信號分頻處理為1路125MHz時鐘信號和1路250MHz時鐘信號，將1路125MHz時鐘信號傳輸至數據緩存模塊，將1路250MHz時鐘信號傳輸至二級數據緩存模塊；

所述數據緩存模塊用于在125MHz時鐘信號的激勵下，分4路將數字信號并行傳輸至二級數據緩存模塊中；

所述二級數據緩存模塊用于在250MHz時鐘信號的激勵下，將4路數字信號并行傳輸至數據速率轉換模塊中；

所述數據速率轉換模塊用于對4路數字信號的數據速率進行倍增后，將數據速率倍增后的4路數字信號并行傳輸至DAC板卡。

2.如權利要求1所述的寬帶射頻信號生成系統，其特征在于，所述初始化配置邏輯模塊，用于對DAC板卡的模式寄存器、相位移動寄存器、多路復用寄存器和同步控制寄存器進行配置。

3.如權利要求2所述的寬帶射頻信號生成系統，其特征在于，所述初始化配置邏輯模塊分別將模式寄存器、相位移動寄存器、多路復用寄存器和同步控制寄存器連接至FPGA主板的撥碼開關上，通過撥碼開關對模式寄存器、相位移動寄存器、多路復用寄存器和同步控制寄存器進行配置。

4.如權利要求1所述的寬帶射頻信號生成系統，其特征在于，所述數據速率轉換模塊通過調用雙倍數據速率轉換模塊將讀取4路數字信號的模式由單倍速率隨機存儲輸出模式轉換為雙倍傳輸速模式。

5.如權利要求1所述的寬帶射頻信號生成系統，其特征在于，所述上位機包括板卡控制模塊、參數輸入及數據生成模塊、波形圖繪制模塊；所述板卡控制模塊用于提供給用戶接口以控制DAC板卡狀態并將用戶生成的射頻信號采樣數據發送至FPGA主板以正確生成信號，所述參數輸入及數據生成模塊用于此模塊提供給用戶可視化的界面以選擇需要生成的干擾信號樣式以及對應的參數，并根據輸入的參數調用MATLAB以完成信號采樣數據文件的生成；所述波形圖繪制模塊用于將用戶所設計的干擾信號的時域波形圖及頻譜圖進行繪制，便于用戶觀察所設計的干擾信號。

6.如權利要求1所述的寬帶射頻信號生成系統，其特征在于，所述DAC板卡包括DAC芯片、電源轉換芯片、穩壓芯片和FMC-HPC接口，FMC-HPC接口用于將3.3V電源轉換為5V電壓，5V電壓依次通過穩壓芯片、電源轉換芯片與DAC芯片電連接；

外部時鐘信號通過SMA接頭輸入DAC芯片內，并通過SMA接頭輸出DAC視頻信號。

7.如權利要求6所述的寬帶射頻信號生成系統，其特征在于，所述DAC芯片包括3個電源，所述3個電源分別是V_CCA5、V_CCA3和V_CCD，其中4.75V≤V_CCA5≤5.25V；3.15V≤V_CCA3≤3.45V；3.15V≤V_CCD≤3.45V；

所述V_CCA5、V_CCA3和V_CCD的上電順序分別為V_CCA3先于V_CCD上電，V_CCA5先于V_CCA3上電。