[發明專利]一種GaN基增強型MOS高電子遷移率晶體管器件及其制備方法

在審

• 申請號: 201810025899.0
• 申請日: 2018-01-11
• 公開（公告）號: CN108258043A
• 公開（公告）日: 2018-07-06
• 發明（設計）人: 梁世博
• 申請（專利權）人: 北京華碳科技有限責任公司
• 主分類號: H01L29/778
• 分類號: H01L29/778;H01L21/335
• 代理公司: 北京君尚知識產權代理事務所(普通合伙) 11200
• 代理人: 邱曉鋒

本發明具體涉及一種GaN基增強型MOS高電子遷移率晶體管器件及其制備方法。該器件包括襯底及外延層，外延層從下至上依次包括緩沖層、GaN溝道層、AlGaN勢壘層、AlN勢壘層，在源漏極區域蒸鍍歐姆接觸電極，柵介質從下至上為AlON介質層和高k介質層疊層，其中AlON介質層為柵極下方區域的AlN勢壘層氧化而成，柵極區域蒸鍍柵極金屬，源漏極和柵極之間由鈍化層和高k柵介質層的疊層進行鈍化。本發明可以自對準的氧化柵極區域的具有強極性的AlN單晶層，實現AlON介質的可控生長，使柵極區域下方的二維電子氣耗盡，獲得GaN基增強型MOS HEMT器件，有效避免了刻蝕勢壘層所帶來的離子損傷等問題。

技術領域

本發明涉及半導體集成技術領域，尤其涉及一種GaN基增強型MOS高電子遷移率晶體管器件及其制備方法。

背景技術

GaN材料及器件的研究與應用是目前全球半導體研究的前沿和熱點。GaN材料與SiC和金剛石材料一起被譽為第三代半導體材料。GaN材料具有禁帶寬度寬、臨界擊穿電場高、電子飽和速度高、熱導率高、異質結界面二維電子氣濃度高等優點，是下一代功率器件的理想替代品。

傳統的GaN器件的工作模式多為耗盡型器件，在開關型電路中，存在功耗高和設計復雜的問題。為了滿足GaN電力電子器件的商用需求，提高電路工作的安全性，GaN基增強型MOS HEMT器件已經成為當前的一個重要的研究方向。

為了實現增強型工作，目前GaN基增強型MOS HEMT(高電子遷移率晶體管)器件通常采用凹柵槽技術，通過刻蝕技術減薄勢壘層厚度，凹柵槽技術對刻蝕設備要求比較高，而且會造成晶格損傷，工藝重復性差，影響器件的穩定性和可靠性。超薄勢壘無刻蝕GaN基增強型MOS HEMT器件具有重要的研究價值和廣闊的應用前景。

發明內容

本發明目的在于采用高k柵介質層作為擴散勢壘層和保護層，將GaN基MOS HEMT器件柵極區域的AlN勢壘層氧化成為AlON，降低器件柵極下方勢壘層的極性，使得所述GaN溝道層柵極區域的二維電子氣耗盡，實現無刻蝕的GaN基增強型MOS HEMT器件，本發明將公開一種GaN基增強型MOS HEMT器件及其制備方法。

為達到上述目的，本發明提供一種GaN基增強型MOS HEMT器件，所述GaN基增強型MOS HEMT器件由襯底、緩沖層、GaN溝道層、AlGaN勢壘層、AlN勢壘層、AlON介質層、鈍化層、高k柵介質層、柵金屬層、和源漏金屬層組成。

所述緩沖層疊置在所述襯底之上；所述GaN溝道層疊置在所述緩沖層之上：所述AlGaN勢壘層疊置在所述GaN溝道層之上；所述AlN勢壘層疊置在所述AlGaN勢壘層之上的兩側；所述AlON介質層疊置在所述AlGaN勢壘層之上靠近一側的位置，且其兩側與所述AlN勢壘層相接；所述源漏金屬層疊置在所述AlN勢壘層之上并處于所述GaN基增強型MOS HEMT器件的兩側；所述鈍化層處于所述AlN勢壘層和所述源漏金屬層的靠近柵極一側之上，且覆蓋所述源漏金屬層靠近柵極一側的側壁；所述高k柵介質層疊置在所述鈍化層和所述AlON介質層之上；所述柵金屬層疊置在所述高k柵介質層的柵極區域部分之上。

所述襯底為硅、藍寶石、碳化硅單晶襯底中的一種。

所述緩沖層可以為AlN、AlGaN、GaN中的一種或其疊層組合而成，所述緩沖層的厚度在1微米-3微米之間。

所述GaN溝道層的厚度在1納米-1微米之間。

所述AlGaN勢壘層的厚度在3埃-6納米之間。

所述AlN勢壘層的厚度在3埃-4納米之間。

所述AlON介質層的寬度與所述鈍化層之間的距離基本相同。

所述鈍化層可以為氮化硅、氧化硅或鋁基、鋯基、鉿基、釓基、鎵基、鑭基、鉭基氧化物，所述鈍化層的厚度在1納米-100納米之間；