[發明專利]移位寄存器電路及其控制方法、柵極驅動電路、顯示裝置

有效

• 申請號: 201810021939.4
• 申請日: 2018-01-10
• 公開（公告）號: CN107945765B
• 公開（公告）日: 2021-03-26
• 發明（設計）人: 王梓軒;陳鵬;楊通;錢先銳;陳宇霆;木素真;芮洲;熊雄
• 申請（專利權）人: 京東方科技集團股份有限公司;合肥鑫晟光電科技有限公司
• 主分類號: G09G3/36
• 分類號: G09G3/36;G11C19/28
• 代理公司: 北京中博世達專利商標代理有限公司 11274
• 代理人: 賈瑩

本申請實施例提供一種移位寄存器電路及其控制方法、柵極驅動電路、顯示裝置，涉及顯示技術領域，該移位寄存器電路包括上拉控制子電路、上拉子電路以及關機輔助子電路；上拉控制子電路用于在信號輸入端的控制下，將信號輸入端的電壓傳輸至上拉節點；關機輔助子電路用于在上拉節點的控制下，將上拉節點的電壓下拉至放電電壓端；上拉子電路用于在上拉節點的控制下，將時鐘信號端的電壓傳輸至第一信號輸出端，第一信號輸出端用于與柵線相連接。該移位寄存器電路用于向柵線輸出柵極驅動信號。

技術領域

本發明涉及顯示技術領域，尤其涉及一種移位寄存器電路及其控制方法、柵極驅動電路、顯示裝置。

背景技術

TFT-LCD(Thin Film Transistor Liquid Crystal Display，薄膜晶體管-液晶顯示器)作為一種平板顯示裝置，因其具有體積小、功耗低、無輻射以及制作成本相對較低等特點，而越來越多地被應用于高性能顯示領域當中。

TFT-LCD在關機的過程中會出現關機殘像，現有技術中，為了解決關機殘像，在關機前，柵極驅動電路(Gate Driver on Array，GOA) 中的每一個移位寄存器電路會控制每一行亞像素均開啟，以將亞像素中像素電極上的電荷放電至數據線，從而實現消除關機殘像的問題。

然而，在關機前每個移位寄存器電路的工作狀態并不完全一致，例如，一些移位寄存器電路其上拉節點處于預充電狀態，當進行上述消除關機殘像過程時，上述上拉節點會發生自舉使其電壓遠遠高于其他移位寄存器電路中上拉節點的電壓。在此情況下，在消除關機殘像過程結束后，時鐘信號端的電壓會被快速拉低至零電壓，此時電壓較大的上拉節點會控制其所在的移位寄存器電路輸出信號快速放電，而其他移位寄存器電路輸出信號放電較緩慢，從而導致各行亞像素放電速度不一致，進而造成關機閃屏、水平線殘像的問題。

發明內容

本發明的實施例提供一種移位寄存器電路及其控制方法、柵極驅動電路、顯示裝置，用于解決消除關機殘像過程中導致出現關機閃屏、水平線殘像的問題。

為達到上述目的，本發明的實施例采用如下技術方案：

本申請實施例的一方面，提供一種移位寄存器電路，包括上拉控制子電路、上拉子電路以及關機輔助子電路；所述上拉控制子電路與信號輸入端、上拉節點相連接，所述上拉控制子電路用于在所述信號輸入端的控制下，將所述信號輸入端的電壓傳輸至所述上拉節點；所述關機輔助子電路與所述上拉節點、放電電壓端相連接，所述關機輔助子電路用于在關機控制階段，在所述上拉節點的控制下，將所述上拉節點的電壓下拉至所述放電電壓端；所述上拉子電路與時鐘信號端、所述上拉節點以及第一信號輸出端相連接，所述上拉子電路用于在所述上拉節點的控制下，將所述時鐘信號端的電壓傳輸至所述第一信號輸出端，所述第一信號輸出端用于與柵線相連接。

可選的，所述關機輔助子電路包括放電晶體管；所述放電晶體管的柵極和第一極均與所述上拉節點相連接，所述放電晶體管的第二極連接所述放電電壓端。

可選的，所述放電電壓端連接所述時鐘信號端；或者，所述放電電壓端連接接地端。

可選的，所述上拉子電路包括驅動晶體管和存儲電容；所述驅動晶體管的柵極連接所述上拉節點，所述驅動晶體管的第一極連接所述時鐘信號端，所述驅動晶體管的第二極與所述第一信號輸出端相連接；所述存儲電容的一端連接所述驅動晶體管的柵極，所述存儲電容的另一端連接所述驅動晶體管的第二極。所述上拉控制子電路包括第一晶體管；所述第一晶體管的柵極和第一極連接所述信號輸入端，第二極與所述上拉節點相連接。

可選的，所述移位寄存器電路還包括第一復位子電路；所述第一復位子電路與總復位信號端、所述上拉節點以及第一電壓端相連接；所述第一復位子電路用于在所述總復位信號端的控制下，將所述上拉節點的電壓下拉至所述第一電壓端；所述第一復位子電路包括第二晶體管，所述第二晶體管的柵極連接所述總復位信號端，第一極連接所述上拉節點，第二極與所述第一電壓端相連接。