[發(fā)明專利]一種并行競爭神經(jīng)網(wǎng)絡(luò)芯片的優(yōu)化方法和裝置

有效

• 申請?zhí)枺?/td>: 201810015066.6
• 申請日: 2018-01-08
• 公開（公告）號: CN108288090B
• 公開（公告）日: 2020-06-19
• 發(fā)明（設(shè)計）人: 廖裕民;陳繼暉
• 申請（專利權(quán)）人: 福州瑞芯微電子股份有限公司
• 主分類號: G06N3/063
• 分類號: G06N3/063;G06N3/08
• 代理公司: 福州市景弘專利代理事務(wù)所(普通合伙) 35219
• 代理人: 林祥翔;徐劍兵

1.一種并行競爭神經(jīng)網(wǎng)絡(luò)芯片的優(yōu)化裝置，其特征在于，所述裝置包括緩存單元、多個可重構(gòu)網(wǎng)絡(luò)矩陣單元、取數(shù)單元、主控單元；每個可重構(gòu)網(wǎng)絡(luò)矩陣單元均與取數(shù)單元連接，取數(shù)單元與緩存單元連接；主控單元與各個可重構(gòu)網(wǎng)絡(luò)矩陣單元連接；所述緩存單元用于存儲參數(shù)元素；

所述參數(shù)元素包括乘加器；

所述主控單元用于配置各個神經(jīng)網(wǎng)絡(luò)單元對應(yīng)的初始參數(shù)配置信息，所述初始參數(shù)配置信息包括神經(jīng)網(wǎng)絡(luò)單元所需的各個參數(shù)元素最小數(shù)量；

所述取數(shù)單元用于根據(jù)初始參數(shù)配置信息從緩存單元中獲取相應(yīng)數(shù)量的參數(shù)元素，所述可重構(gòu)網(wǎng)絡(luò)矩陣單元用于根據(jù)各個參數(shù)元素構(gòu)建出相應(yīng)的神經(jīng)網(wǎng)絡(luò)單元；

所述主控單元還用于配置參數(shù)優(yōu)化信息，并根據(jù)均分規(guī)則將緩存單元中剩余的參數(shù)元素平均配置至各個神經(jīng)網(wǎng)絡(luò)單元；

所述神經(jīng)網(wǎng)絡(luò)單元用于接收主控單元發(fā)送的測試數(shù)據(jù)，進行神經(jīng)網(wǎng)絡(luò)訓練，并將神經(jīng)網(wǎng)絡(luò)訓練的結(jié)果發(fā)送至主控單元；所述主控單元用于根據(jù)各個神經(jīng)網(wǎng)絡(luò)單元的訓練結(jié)果，確定當前訓練結(jié)果最差的神經(jīng)網(wǎng)絡(luò)單元，并對該神經(jīng)網(wǎng)絡(luò)單元進行拆分，將拆分得到的參數(shù)元素存儲至緩存單元中，以及用于根據(jù)均分規(guī)則將當前緩存單元中的所有參數(shù)元素重新配置至剩余的神經(jīng)網(wǎng)絡(luò)單元中；所述訓練結(jié)果最差的神經(jīng)網(wǎng)絡(luò)單元為識別率最低的神經(jīng)網(wǎng)絡(luò)單元；所述識別率為神經(jīng)網(wǎng)絡(luò)單元對測試數(shù)據(jù)的計算結(jié)果與真實信息之間的匹配程度，每一測試數(shù)據(jù)對應(yīng)一真實信息；

所述神經(jīng)網(wǎng)絡(luò)單元還用于再次接收主控單元發(fā)送的測試數(shù)據(jù)，進行神經(jīng)網(wǎng)絡(luò)訓練，并將再次神經(jīng)網(wǎng)絡(luò)訓練的結(jié)果發(fā)送至主控單元；所述主控單元用于根據(jù)各個神經(jīng)網(wǎng)絡(luò)單元的再次得到的訓練結(jié)果，確定當前訓練結(jié)果最差的神經(jīng)網(wǎng)絡(luò)單元，并對該神經(jīng)網(wǎng)絡(luò)單元進行拆分，將拆分得到的參數(shù)元素存儲至緩存單元中，以及用于根據(jù)均分規(guī)則將當前緩存單元中的所有參數(shù)元素重新配置至剩余的神經(jīng)網(wǎng)絡(luò)單元中；重復上述步驟，直至剩余的神經(jīng)網(wǎng)絡(luò)單元數(shù)量不大于預設(shè)數(shù)量值。

2.如權(quán)利要求1所述的并行競爭神經(jīng)網(wǎng)絡(luò)芯片的優(yōu)化裝置，其特征在于，主控單元用于根據(jù)各個神經(jīng)網(wǎng)絡(luò)單元的訓練結(jié)果，確定訓練結(jié)果最差的神經(jīng)網(wǎng)絡(luò)單元包括：

主控單元用于在各個神經(jīng)網(wǎng)絡(luò)單元的識別率均達到預設(shè)識別率后，將識別率最低的神經(jīng)網(wǎng)絡(luò)單元確定為訓練結(jié)果最差的神經(jīng)網(wǎng)絡(luò)單元。

3.如權(quán)利要求2所述的并行競爭神經(jīng)網(wǎng)絡(luò)芯片的優(yōu)化裝置，其特征在于，所述主控單元用于在至少存在一個神經(jīng)網(wǎng)絡(luò)單元的識別率達不到預設(shè)識別率時，判斷各個神經(jīng)網(wǎng)絡(luò)單元的訓練次數(shù)是否均達到預設(shè)訓練次數(shù)，若是統(tǒng)計當前各個神經(jīng)網(wǎng)絡(luò)單元的識別率，將識別率最低的神經(jīng)網(wǎng)絡(luò)單元確定為訓練結(jié)果最差的神經(jīng)網(wǎng)絡(luò)單元。

4.如權(quán)利要求1所述的并行競爭神經(jīng)網(wǎng)絡(luò)芯片的優(yōu)化裝置，其特征在于，主控單元還用于在根據(jù)均分規(guī)則將當前緩存單元中的乘加器重新配置至剩余的神經(jīng)網(wǎng)絡(luò)單元中之后，對各個神經(jīng)網(wǎng)絡(luò)單元的乘加器進行并行度提升；所述并行度提升具體包括：根據(jù)當前乘加器的數(shù)量、乘加器的精度以及神經(jīng)網(wǎng)絡(luò)單元所需的乘加器數(shù)量，將神經(jīng)網(wǎng)絡(luò)單元所需的乘加器整合為下一精度級別的乘加器。

5.如權(quán)利要求1所述的并行競爭神經(jīng)網(wǎng)絡(luò)芯片的優(yōu)化裝置，其特征在于，所述裝置包括WIFI通信單元和配置存儲單元，所述主控單元與配置存儲單元連接，所述主控單元還通過WIFI通信單元與互聯(lián)網(wǎng)連接；

所述主控單元還用于接收任務(wù)請求，并根據(jù)任務(wù)請求類型從配置存儲單元中獲取該類型對應(yīng)的初始參數(shù)配置信息，以及在配置存儲單元中未存儲有任務(wù)請求類型對應(yīng)的初始參數(shù)配置信息時，通過WIFI通信單元從互聯(lián)網(wǎng)中搜索任務(wù)請求類型對應(yīng)的神經(jīng)網(wǎng)絡(luò)單元的初始參數(shù)配置信息，并將搜索得到的初始參數(shù)配置信息存儲于配置存儲單元中。