[發明專利]一種基于INTEL AVX指令集的浮點峰值計算吞吐測試方法

有效

• 申請號: 201810014687.2
• 申請日: 2018-01-08
• 公開（公告）號: CN108268349B
• 公開（公告）日: 2021-05-18
• 發明（設計）人: 李艷兵;路凱林;蔣鐘文
• 申請（專利權）人: 青島雷神科技股份有限公司
• 主分類號: G06F11/22
• 分類號: G06F11/22;G06F9/30;G06F9/38
• 代理公司: 青島致嘉知識產權代理事務所(普通合伙) 37236
• 代理人: 單虎

本發明公開了一種基于INTEL AVX指令集的浮點峰值計算吞吐測試算法，包括以下步驟：步驟1：AVX 128Bit ADD/Sub；步驟2：AVX 128bit Mul；步驟3：AVX 128Bit FMA；步驟4：AVX 128Bit ADD+Mul；步驟5：AVX 256Bit ADD/Sub；步驟6，AVX 256Bit Mul；步驟7，AVX 256Bit FMA；步驟8，AVX 256Bit ADD+Mul；步驟9，AVX 512Bit ADD/Sub；步驟10，AVX 512Bit Mul；步驟11，AVX 512Bit ADD+Mul；步驟12，AVX 512Bit FMA；步驟13，計算過程自動迭代和納秒級計時；步驟14，針對不同處理器架構；步驟15，單線程測試+多線程調用；步驟16，顯示出測試結果。本發明在盡可能短的測試時間下，可針對目前主流X86處理器的向量計算能力做出評估，幫助研究人員快速確定該架構處理器在SIMD吞吐中的設計，找到其基本計算能力的側重點和性能峰值點。

技術領域

本發明涉及浮點算法領域，具體為一種基于INTEL AVX指令集的浮點峰值計算吞吐測試方法。

背景技術

過去，主流CPU通過提高每秒指令執行次數來提高CPU在單位時間內的計算能力，通常每個時鐘周期執行一條指令完成一次計算，但隨著計算的復雜度增加，CPU內部引入了流水線執行的方式，即將一個完整的指令執行步驟拆分成多個步驟，由各個寄存器按流水線的形式分別完成，每個時鐘周期同樣完成一次操作，只要流水線能穩定運行下去，依舊可以做到近似一個時鐘周期有一條指令完成，這種一個時鐘周期完成一條指令的形式，也被稱為標量處理器。

但隨著CPU每秒時鐘周期數不斷提高，也就是CPU主頻不斷提高，要想繼續提升主頻就相當困難了，于是在CPU內加入多個指令執行流水線，做到同時有多個流水線在幾乎同時進行指令執行的流水工作，在受到緩存缺失，分支預測失敗等情況的影響下，依舊能實現每個時鐘周期平均執行超過一條指令的微處理器，也被稱為超標量流水線架構。

標量或是超標量處理器，都沒有解決一個問題，那就是仍然是一條計算指令實現一次數值計算，但隨著單純增加執行單元對功耗發熱的影響越來越大，CPU的計算性能發展為多線程并發與SIMD并行兩種思路，多線程仍然沒有改變指令層面的執行，仍舊是提高單位時間內指令執行的數量，而SIMD則改變了過去指令執行的基本思想，引入了向量(矢量)計算的概念。

過去無論計算8位/16位/32位抑或其他數據類型的計算，一次指令執行往往就是一組數值的計算，如1+1,2X2，1.00001X1.000001等，而SIMD指令集則提供了一條指令同時執行多組數值計算的可能，如定義數據類型為32位浮點(單精度浮點)。

而有4組數值計算，如A+B,C+D,E+F,G+H，分別將A,C,E,G裝入一個128bit SIMD寄存器，B,D,F,H裝入另一個128bit SIMD寄存器，然后這兩個寄存器相加的指令操作就完成了4次32位浮點計算，也就大大提高了計算效率，如圖1所示。

隨著CPU的發展，如今向量指令集的位寬也在不斷增大，支持的直接指令操作也在不斷增加，不同數據類型之間的數據對齊支持，浮點數與整數數據的轉換都越來越方便，X86CPU上從MMX到SSE再到AVX，如今AVX512指令集可支持512bit寄存器，同時打包8個64位(雙精度浮點)浮點數和16個32位(單精度浮點數)，同時為應對一些混合計算如乘法加法并存的計算，引入了FMA(Fused multiply Add)融合乘加指令，如FMA3指令可實現三操作數的融合乘加指令，即完成單指令A＝(A+B)*C的計算(A,B,C三個操作數)，抑或四操作數的FMA4指令，即A＝(B+C)*D的計算(A,B,C,D為四個操作數)。