[發明專利]低功耗電壓檢測電路

有效

• 申請號: 201810014014.7
• 申請日: 2018-01-08
• 公開（公告）號: CN109470911B
• 公開（公告）日: 2021-03-19
• 發明（設計）人: 陳柏升;曾德銘;洪埜泰
• 申請（專利權）人: 新唐科技股份有限公司
• 主分類號: G01R19/25
• 分類號: G01R19/25
• 代理公司: 北京三友知識產權代理有限公司 11127
• 代理人: 賈磊;郭曉宇

1.一種低功耗電壓檢測電路，其特征在于，其包含：

一電壓源；

一低電壓檢測電路，經配置以在觸發時取樣該電壓源的電壓，并判斷該電壓源的電壓是否低于一參考電壓，并預設處于關閉狀態；

一臨界電壓檢測電路，連接于該低電壓檢測電路的一第一控制端，經配置以依據一時脈信號，在一取樣周期中檢測該電壓源的電壓是否下降超過一臨界電壓，若是，則經由該第一控制端輸出一第一觸發信號以觸發該低電壓檢測電路；以及

一漏電檢測電路，包含：

一工作電壓電路，其分別連接于一第一開關電路及一第二開關電路，并輸出一工作電壓；

一第一電容，其連接于該第一開關電路與一第一接地端之間；

一第二電容，其連接于該第二開關電路與一第二接地端之間；及

一第一比較器，經配置以比較該第一電容及該第二電容之間的電壓差是否超過一預定電壓，若是，則該第一比較器的一輸出端輸出一第二觸發信號至該低電壓檢測電路的一第二控制端，以觸發該低電壓檢測電路，

其中該第一電容與該第二電容的放電速率不同。

2.如權利要求1所述的低功耗電壓檢測電路，其特征在于，該臨界電壓檢測電路包含：

一第一NMOS場效晶體管，其漏極連接于該電壓源，且一第三電容連接于其源極與一第三接地端之間，該第一NMOS場效晶體管的柵極接收該時脈信號；

一第一PMOS場效晶體管，其源極連接于該第一NMOS場效晶體管及該第三電容之間，其柵極連接于該電壓源，且一第四電容連接于該第一PMOS場效晶體管及一第四接地端之間；

其中當該電壓源的電壓下降超過該第一PMOS場效晶體管的該臨界電壓時，該第一PMOS場效晶體管導通并輸出該第一觸發信號以觸發該低電壓檢測電路。

3.如權利要求1所述的低功耗電壓檢測電路，其特征在于，該低電壓檢測電路包含：

一第二比較器，具有一第一輸入端及一第二輸入端，該第一輸入端連接于該電壓源，該第二輸入端接收該參考電壓；

一第三開關電路，連接于該第二比較器的控制端，經配置以在接收該第一觸發信號或該第二觸發信號時啟動該第二比較器。

4.如權利要求3所述的低功耗電壓檢測電路，其特征在于，該低電壓檢測電路更包含一低壓重置電路，經配置以在該第二比較器判斷該電壓源的電壓低于該參考電壓時，接收該第二比較器的第三觸發信號而啟動產生一低壓重置信號。

5.如權利要求3所述的低功耗電壓檢測電路，其特征在于，該低電壓檢測電路更包含一分壓電路，其連接于該電壓源及該第一輸入端之間，以將該電壓源進行分壓。

6.如權利要求1所述的低功耗電壓檢測電路，其特征在于，該第一開關電路包含：

一第二NMOS場效晶體管，其源極連接于該工作電壓電路，其柵極連接于該第一比較器的輸出端；

一第二PMOS場效晶體管，其源極及柵極連接于該第二NMOS場效晶體管的漏極，其漏極接地，

其中該第一電容連接于該第二PMOS場效晶體管的源極及該第一接地端之間。

7.如權利要求1所述的低功耗電壓檢測電路，其特征在于，該第二開關電路包含：

一第三NMOS場效晶體管，其源極連接于該工作電壓電路，其柵極連接于該第一比較器的輸出端；

一第三PMOS場效晶體管，其源極及柵極連接于該第三NMOS場效晶體管的漏極，其漏極接地，

其中該第二電容連接于該第三PMOS場效晶體管的源極及該第二接地端之間。

8.如權利要求1所述的低功耗電壓檢測電路，其特征在于，該時脈信號來自該第一比較器的該第二觸發信號。

9.如權利要求1所述的低功耗電壓檢測電路，其特征在于，該第一電容向該第一開關電路的漏電路徑及該第二電容向該第二開關電路的漏電路徑與該臨界電壓檢測電路的漏電路徑相同。