[發(fā)明專利]存儲(chǔ)器及其工作方法和形成方法

有效

• 申請(qǐng)?zhí)枺?/td>: 201810007935.0
• 申請(qǐng)日: 2018-01-04
• 公開（公告）號(hào): CN110010605B
• 公開（公告）日: 2021-04-02
• 發(fā)明（設(shè)計(jì)）人: 廖淼;潘梓誠(chéng)
• 申請(qǐng)（專利權(quán)）人: 中芯國(guó)際集成電路制造(上海)有限公司;中芯國(guó)際集成電路新技術(shù)研發(fā)(上海)有限公司
• 主分類號(hào): H01L27/11
• 分類號(hào): H01L27/11;H01L21/8244;G11C11/411
• 代理公司: 北京集佳知識(shí)產(chǎn)權(quán)代理有限公司 11227
• 代理人: 徐文欣;吳敏

一種存儲(chǔ)器及其工作方法和形成方法，其中，所述存儲(chǔ)器包括：襯底；位于所述襯底中的第一阱區(qū)，所述第一阱區(qū)中具有第一摻雜離子；位于所述第一阱區(qū)頂部表面的第二阱區(qū)，所述第二阱區(qū)中具有第二摻雜離子，所述第二摻雜離子與所述第一摻雜離子的導(dǎo)電類型相反；位于所述第二阱區(qū)表面的柵極結(jié)構(gòu)；位于所述柵極結(jié)構(gòu)一側(cè)的第二阱區(qū)中的摻雜區(qū)，所述摻雜區(qū)中具有第三摻雜離子，所述第三摻雜離子的導(dǎo)電類型與所述第二摻雜離子的導(dǎo)電類型相反。所述存儲(chǔ)器結(jié)構(gòu)簡(jiǎn)單，集成度較高。

技術(shù)領(lǐng)域

本發(fā)明涉及半導(dǎo)體制造技術(shù)領(lǐng)域，尤其涉及一種存儲(chǔ)器及其工作方法和形成方法。

背景技術(shù)

隨著信息技術(shù)的發(fā)展，存儲(chǔ)信息量急劇增加。存儲(chǔ)信息量的增加促進(jìn)了存儲(chǔ)器的飛速發(fā)展，同時(shí)也對(duì)存儲(chǔ)器的性能提出了更高的要求。

由于靜態(tài)存儲(chǔ)器(SRAM)不需要刷新電路即能保存它內(nèi)部存儲(chǔ)的數(shù)據(jù)，功耗較小，使得SRAM的應(yīng)用越來越廣泛。傳統(tǒng)的SRAM的存儲(chǔ)單元一般由六個(gè)MOS晶體管或四個(gè)MOS晶體管組成，存儲(chǔ)單元中MOS晶體管的數(shù)量較多，導(dǎo)致MOS晶體管的體積較大。為了減小存儲(chǔ)器的體積，提高集成度，提出了一種單晶體管靜態(tài)存儲(chǔ)器(1T SRAM)。

然而，現(xiàn)有的單晶體管靜態(tài)存儲(chǔ)器的集成度仍然較低。

發(fā)明內(nèi)容

本發(fā)明解決的問題是提供一種存儲(chǔ)器及其工作方法和形成方法，能夠提高存儲(chǔ)器的集成度。

為解決上述問題，本發(fā)明提供一種存儲(chǔ)器，包括：襯底；位于所述襯底中的第一阱區(qū)，所述第一阱區(qū)中具有第一摻雜離子；位于所述第一阱區(qū)頂部表面的第二阱區(qū)，所述第二阱區(qū)中具有第二摻雜離子，所述第二摻雜離子與所述第一摻雜離子的導(dǎo)電類型相反；位于所述第二阱區(qū)表面的柵極結(jié)構(gòu)；位于所述柵極結(jié)構(gòu)一側(cè)的第二阱區(qū)中的摻雜區(qū)，所述摻雜區(qū)中具有第三摻雜離子，所述第三摻雜離子的導(dǎo)電類型與所述第二摻雜離子的導(dǎo)電類型相反。

可選的，所述第一摻雜離子為N型離子，所述第二摻雜離子為P型離子，所述第三摻雜離子為N型離子；或者，所述第一摻雜離子為P型離子，所述第二摻雜離子為N型離子，所述第三摻雜離子為P型離子。

可選的，所述存儲(chǔ)器包括多個(gè)存儲(chǔ)單元，所述存儲(chǔ)單元包括：所述第一阱區(qū)、第二阱區(qū)、柵極結(jié)構(gòu)和所述摻雜區(qū)。

可選的，還包括：位于相鄰存儲(chǔ)單元的第二阱區(qū)之間的隔離結(jié)構(gòu)。

可選的，多個(gè)存儲(chǔ)單元排列為存儲(chǔ)陣列；所述存儲(chǔ)器還包括：與所述柵極結(jié)構(gòu)電連接的字線；與所述摻雜區(qū)電連接的位線；所述存儲(chǔ)陣列中同一行的存儲(chǔ)單元的柵極結(jié)構(gòu)通過同一字線相互電連接；所述存儲(chǔ)陣列中同一列的存儲(chǔ)單元的摻雜區(qū)通過同一位線相互電連接。

相應(yīng)的，本發(fā)明技術(shù)方案還提供一種存儲(chǔ)器的工作方法，包括：提供存儲(chǔ)器，所述第二阱區(qū)懸空；使所述第一阱區(qū)連接第一電位，所述第一電位使所述第一阱區(qū)與第二阱區(qū)之間的PN結(jié)反向偏置；對(duì)所述存儲(chǔ)器進(jìn)行寫入操作，所述寫入操作的方法包括：對(duì)所述摻雜區(qū)施加第二電位；對(duì)所述柵極結(jié)構(gòu)施加第三電位，所述第三電位與第二電位的正負(fù)相同；所述寫入操作之后，對(duì)所述存儲(chǔ)器進(jìn)行讀取操作，所述讀取操作的方法包括：對(duì)所述摻雜區(qū)施加第一讀取電位，所述第一讀取電位使摻雜區(qū)與第二阱區(qū)之間的PN結(jié)正向偏置；對(duì)所述柵極結(jié)構(gòu)施加第二讀取電位，所述第二讀取電位與第一讀取電位的正負(fù)相反；對(duì)所述摻雜區(qū)施加第一讀取電位之后，對(duì)所述柵極結(jié)構(gòu)施加第二讀取電位之后，通過所述摻雜區(qū)中的讀取電流獲取讀取數(shù)據(jù)。

可選的，所述第一摻雜離子為N型離子，所述第一電位大于零；或者，所述第一摻雜離子為P型離子，所述第一電位小于零。

可選的，當(dāng)所述第一摻雜離子為N型離子時(shí)，所述第一電位為1.8V～2.2V；所述第二電位為0.7V～0.9V，所述第三電位為0.7V～0.9V；或者，所述第二電位為-0.55V～-0.45V，所述第三電位為-0.55V～-0.45V。