[發明專利]導航雷達的信號與數據處理終端

在審

• 申請號: 201810007905.X
• 申請日: 2018-01-04
• 公開（公告）號: CN108303680A
• 公開（公告）日: 2018-07-20
• 發明（設計）人: 姚兆寧;李昊
• 申請（專利權）人: 廈門興康信科技股份有限公司
• 主分類號: G01S7/02
• 分類號: G01S7/02;G01S7/41
• 代理公司: 北京維正專利代理有限公司 11508
• 代理人: 黃勇

本發明公開了一種用于導航雷達的信號與數據處理的方法，及其應用該方法的導航雷達的信號與數據處理終端，涉及雷達系統領域，其技術要點是：終端接收來自雷達單元的同步信號、角度信號和回波信號；通過A/D采樣器轉化為數字信號,并送到可編程邏輯器件FPGA；可編程邏輯器件FPGA對收到的回波強度信息進行處理，進行異常處理并將處理完畢的信號與ARM處理器進行數據交互；ARM處理器對回波信號進行濾波處理，將信號進行顯示，同時對雷達單元進行控制。通過FPGA與ARM結合的方式有效對回波進行信號與數據處理，降低了系統復雜度，系統集成度高，成本低，實現了系統的小型化，便于外場使用，且功能靈活，方便控制。

技術領域

本發明涉及雷達系統領域，尤其是一種導航雷達的信號與數據處理終端。

背景技術

雷達被廣泛應用于國防軍事、民航管制、地形測量、氣象、航海等眾多領域。在航海方面，安裝于船舶上用于航行避讓、船舶定位、狹窄水道引航的雷達，即船舶導航雷達，又稱航海雷達，當能見度低時，此類雷達能提供必需的觀察手段。

目前船舶導航雷達在我國應用廣泛，國內也有許多單位在從事船舶導航雷達的研發工作，但由于系統設計、器件加工工藝以及算法實現等方面還存在問題，最終推出的產品都不能完全代替國外產品，導致市場占有率較低。

用于船舶的導航雷達是一個復雜的系統，涉及諸多關鍵技術，其中技術難點主要集中在天饋系統、發射分系統、接收分系統、信號處理與數據處理等方面。雷達信號處理機是雷達系統的重要組成部分，主要完成對雷達接收機輸出的視頻信號進行采樣、處理和傳輸的功能。早期的雷達使用模擬電路對信號進行處理，不僅結構復雜，而且電路本身也極易收到干擾。隨著數字技術的發展，雷達信號處理轉由數字電路實現。傳統的雷達數字信號處理機采用DSP實現，這種技術比較成熟，如文獻“基于ADSP_TS101芯片的雷達信號處理機設計”中采用3片DSP芯片作為雷達信號處理機的核心，完成數字脈壓、動目標檢測等信號處理功能以及控制整個雷達系統的運行。但DSP指令更適合實現算法而不是邏輯控制，其外部接口的通用性較差，對雷達系統的控制顯得不夠靈活。

發明內容

本發明的目的之一是提供一種導航雷達的信號與數據處理終端，其優點：可接收來自雷達單元（雷達單元包括雷達發射機、接收機、天線）輸出的視頻信號，并進行基于可編程邏輯器件FPGA與ARM處理器結合的信號處理和數據處理，通過終端進行數據顯示并實現對雷達的控制。

本發明的上述技術目的是通過以下技術方案得以實現的：一種導航雷達的信號與數據處理終端，其特征在于：包括A/D采樣器、靜態隨機存儲器SRAM、非易失性存儲器FLASH、可編程邏輯器件FPGA、ARM處理器、以太網控制器、擴展接口、LCD顯示屏和按鍵控制電路；

A/D采樣器的數字信號輸出端和采樣時鐘輸入端分別與可編程邏輯器件FPGA的數據端和時鐘輸出端相連；

靜態隨機存儲器SRAM的數據端和地址端分別與可編程邏輯器件FPGA的數據端和地址端相連；

以太網控制器的數據端和控制端分別與可編程邏輯器件FPGA的數據端和控制端相連，擴展接口與可編程邏輯器件FPGA的GPIO接口相連；

非易失性存儲器FLASH的數據端和地址端分別與ARM處理器的數據端和地址端相連，可編程邏輯器件FPGA與ARM處理器的外總線相連；

ARM處理器與LCD顯示屏和按鍵控制電路進行串口連接。

通過采用上述技術方案，A/D采樣器對船舶導航雷達接收機輸出的雷達回波視頻信號進行采樣并轉換為數字信號，A/D采樣器由SMA射頻接頭、射頻傳輸變壓器、AD芯片構成；AD芯片的數據端與FPGA相連，視頻信號經過SMA射頻接頭進入射頻傳輸變壓器的輸入端，經過變壓器轉換后輸出差分信號，AD芯片的時鐘信號由可編程邏輯器件FPGA內部的時鐘模塊提供，在FPGA的時鐘輸出端與AD芯片的時鐘輸入端之間加入射頻變壓器，射頻變壓器將時鐘信號轉化為差分信號；