[發明專利]事務緩沖存儲器中的錯誤處理

在審

• 申請號: 201810004370.0
• 申請日: 2015-11-23
• 公開（公告）號: CN108363637A
• 公開（公告）日: 2018-08-03
• 發明（設計）人: B.S.莫里斯;B.納爾;R.G.布蘭肯希普;E.L.亨德里克森
• 申請（專利權）人: 英特爾公司
• 主分類號: G06F11/08
• 分類號: G06F11/08;G06F11/16;G06F13/00;H04L1/00;H04L1/18
• 代理公司: 中國專利代理(香港)有限公司 72001
• 代理人: 張凌苗;劉春元

通過鏈路從存儲器緩沖器設備向主機設備發送數據。確定數據中的錯誤。向主機設備發送讀取響應取消信號以向主機設備指示錯誤，其中將在數據從存儲器緩沖器設備發送到主機設備之后發送讀取響應取消信號。

本案為分案申請。其母案的發明名稱為“事務緩沖存儲器中的錯誤處理”，申請日為2015年11月23日，申請號為201580063240.9。

相關申請的交叉引用

本申請要求2014年12月20日提交的題為“ERROR HANDLING IN TRANSACTIONALBUFFERED MEMORY”的美國非臨時專利申請號14/578,413的權益和優先權，該美國非臨時專利申請被整體地通過引用結合到本文中。

技術領域

本公開一般地涉及計算架構領域，并且更具體地涉及緩沖存儲器協議。

背景技術

半導體處理和邏輯設計方面的進步使得在集成電路設備上可以存在的邏輯的量中的增加有可能。作為必然的結果，計算機系統配置已經從系統中的單個或多個集成電路演進到在單獨集成電路上存在的多個核、多個硬件線程和多個邏輯處理器以及集成在這樣的處理器內的其它接口。處理器或集成電路通常包括單個物理處理器管芯，其中處理器管芯可以包括任何數目的核、硬件線程、邏輯處理器、接口、存儲器、控制器集線器等。

作為在較小封裝中裝配較多處理能力的較強能力的結果，較小計算設備已經在流行性方面增加。智能電話、平板電腦、超薄筆記本及其它用戶設備已呈指數增長。然而，這些較小設備依賴于用于超過形狀因子的復雜處理和數據存儲兩者的服務器。因此，高性能計算市場（即服務器空間）中的需求也已增加。例如，在現代服務器中，通常不僅存在具有多個核的單個處理器，而且存在多個物理處理器（也稱為多個插座）以增加計算能力。但是隨著處理能力隨著計算系統中的設備的數目一起增加，插座與其它設備之間的通信變得更關鍵。

事實上，互連已從主要處理電通信的更傳統的多分支總線發展成促進快速通信的充分發展的互連架構。遺憾的是，如對未來處理器以甚至更高的速率進行消耗的需求一樣，對現有互連架構的能力寄予相應需求。

附圖說明

圖1圖示了根據一個實施例的包括用以連接計算機系統中的I/O設備的串行點到點互連的系統的簡化框圖。

圖2圖示了根據一個實施例的分層協議棧的簡化框圖。

圖3圖示了事務描述符的實施例。

圖4圖示了串行點到點鏈路的實施例。

圖5圖示了潛在的高性能互連（HPI）系統配置的實施例。

圖6圖示了與HPI相關聯的分層協議棧的實施例。

圖7圖示了示例狀態機的表示。

圖8圖示了在示例二十通道數據鏈路上發送的示例微片的表示。

圖9圖示了在示例八通道數據鏈路上發送的示例微片的表示。

圖10圖示了示例多槽（slot）微片的表示。

圖11圖示了在示例八通道數據鏈路上發送的示例微片的表示。

圖12圖示了包括調試消息的示例多層微片的表示。

圖13圖示了利用緩沖存儲器協議的系統的表示。

圖14圖示了支持緩沖存儲器協議的緩沖器設備的表示。

圖15A-15C圖示了緩沖存儲器協議中的示例微片的表示。

圖16圖示了根據某些實現的緩沖器設備與主機設備之間的示例通信。

圖17圖示了用于包括多個處理器插座的計算系統的塊的實施例。