[發明專利]一種相位插值器和相位插值器的控制方法有效

申請號：	201810003906.7	申請日：	2018-01-03
公開（公告）號：	CN108092649B	公開（公告）日：	2021-05-04
發明（設計）人：	徐希;陳峰;陶成;夏洪鋒;邰連梁	申請（專利權）人：	龍迅半導體（合肥）股份有限公司
主分類號：	H03K5/135	分類號：	H03K5/135
代理公司：	北京集佳知識產權代理有限公司 11227	代理人：	劉志紅;王寶筠
地址：	230601 安徽省合肥市***	國省代碼：	安徽;34
權利要求書：	查看更多	說明書：	查看更多
摘要：
搜索關鍵詞：	一種相位插值器控制方法
鉆瓜網技術展會專利詞庫專利權人專利榜在售專利公布日期熱門專利

【說明書】：

本發明公開了一種相位插值器和相位插值器的控制方法，相位插值器包括：編碼電路；與所述編碼電路相連的時鐘混頻器；設置在所述時鐘混頻器的輸出端的均衡模塊，用于在所述編碼電路控制所述時鐘混頻器切換當前相位時將所述時鐘混頻器的當前輸出時鐘信號均衡至預設增益，以使得所述當前輸出時鐘信號對應的翻轉時間點在目標輸出時鐘信號對應的翻轉時間點的預設范圍內，其中，所述目標輸出時鐘信號為所述時鐘混頻器切換相位后的理想輸出時鐘信號，由此可見，本申請可以通過均衡模塊來減少相位插值器切換過程中出現的毛刺，使得切換過程更加平順，減小了誤碼的風險。

技術領域

本發明涉及相位插值器技術領域，更具體的說是涉及一種相位插值器和相位插值器的控制方法。

背景技術

相位插值器為一種能夠將頻率相同相位不同的兩個周期性的輸入時鐘信號按比例混合產生的一個頻率相同但相位介于兩者之間的輸出時鐘信號的器件，在實際應用中，具有對其進行檔位切換的需求。

具體的，相位插值器包括編碼電路以及與編碼電路相連的時鐘混頻器，當需要進行檔位切換時，編碼電路可以通過輸出權重控制信號使得時鐘混頻器的輸出相位由當前相位當前或向后切換某一步長。

然后由于混頻器本身特性的影響，會使得相位插值器的輸出時鐘信號出現毛刺，而切換步長越大該毛刺現象越嚴重，從而增加誤碼風險。

發明內容

有鑒于此，本發明提供一種相位插值器，以解決上述技術問題。

為實現上述目的，本發明提供如下技術方案：

一種相位插值器，包括：

編碼電路；

與所述編碼電路相連的時鐘混頻器；

設置在所述時鐘混頻器的輸出端的均衡模塊，用于在所述編碼電路控制所述時鐘混頻器切換當前相位時將所述時鐘混頻器的當前輸出時鐘信號均衡至預設增益，以使得所述當前輸出時鐘信號對應的翻轉時間點在目標輸出時鐘信號對應的翻轉時間點的預設范圍內，其中，所述目標輸出時鐘信號為所述時鐘混頻器切換相位后的理想輸出時鐘信號。

優選的，所述均衡模塊用于在所述編碼電路控制所述時鐘混頻器由當前相位向前切換第一步長至第一相位時，具有第一頻率以及第一增益。

優選的，所述均衡模塊用于在所述編碼電路控制所述時鐘混頻器由當前相位向后切換第二步長至第二相位時，具有第二頻率以及第二增益。

優選的，所述第一頻率的計算公式如下：

其中，f_t1為所述第一頻率，f₀為所述相位插值器的工作時鐘頻率，Δθ1為所述第一步長；

所述第一增益為所述時鐘混頻器由當前相位向前切換所述第一步長時的衰減系數。

優選的，所述第二頻率的計算公式如下：

其中，f_t2為所述第二頻率，f₀為所述相位插值器的工作時鐘頻率，Δθ2為所述第二步長；

所述第二增益為所述時鐘混頻器由當前相位切換所述第二步長時的衰減系數。

優選的，所述時鐘混頻器包括第一權重單元、第二權重單元、與所述第一權重單元和所述第二權重單元相連的第一負載單元和第二負載單元；

所述均衡模塊包括第一均衡子模塊和第二均衡子模塊，所述第一均衡子模塊包括所述第一負載單元，所述第二均衡子模塊包括所述第二負載單元。

優選的，所述時鐘混頻器包括第一權重單元、第二權重單元、與所述第一權重單元和所述第二權重單元相連的第一負載單元和第二負載單元；

下載完整專利技術內容需要扣除積分，VIP會員可以免費下載。