[發明專利]輻射敏感組合物以及圖案化和金屬化方法

有效

• 申請號: 201810000803.5
• 申請日: 2018-01-02
• 公開（公告）號: CN108267933B
• 公開（公告）日: 2021-12-03
• 發明（設計）人: 羽賀滿;串田修學;貝沼邦雄;J·F·卡梅隆
• 申請（專利權）人: 羅門哈斯電子材料有限責任公司
• 主分類號: G03F7/004
• 分類號: G03F7/004;G03F7/20
• 代理公司: 上海專利商標事務所有限公司 31100
• 代理人: 陳哲鋒;胡嘉倩

一種圖案化方法，包含：(i)在襯底上形成輻射敏感膜，其中所述輻射敏感膜包含：(a)樹脂、(b)光酸產生劑、(c)第一猝滅劑和(d)第二猝滅劑；(ii)使所述輻射敏感膜圖案式地曝光于活化輻射；和(iii)使所述輻射敏感膜與堿性顯影液接觸以形成抗蝕劑圖案；其中所述樹脂包含以下重復單元：其中：R₁選自氫原子、具有1到4個碳原子的烷基、氰基或三氟甲基；Z為提供酸不穩定部分的非氫取代基；n為40到90摩爾％；m為10到60摩爾％；并且按所述樹脂的所有重復單元計，所述樹脂中所述兩個重復單元的總組合含量為80摩爾％或更大；并且所述第一猝滅劑選自苯并三唑或其衍生物。

技術領域

本發明大體上涉及圖案化和金屬化方法以及適用于這類方法的輻射敏感組合物。更確切地說，所述方法和組合物適用于在襯底上沉積金屬，例如，以用于在金屬層上形成微金屬凸塊。本發明尤其適用于半導體制造業，例如，適用于半導體裝置和MEM制造，并且適用于封裝應用，如適用于形成金屬凸塊以用于微處理器或存儲器裝置的疊層封裝、疊層芯片或倒裝芯片接合。

背景技術

移動、物聯網(IoT)和可穿戴電子產品需要越來越小、越來越輕和越來越薄的裝置。用于這些裝置的微處理器和存儲器也有類似需求。這些電子裝置的制造和封裝在尺寸減小的要求中起重要作用。舉例來說，倒裝芯片封裝方法已用于增加各裝置之間的輸入/輸出(I/O)連接的密度，尤其對于MPU和DRAM半導體芯片來說如此。

作為芯片到芯片連接的方法，相比于焊接凸塊，已研究金屬柱凸塊，如銅柱凸塊，以利用有益的連接耐性、高密度連接、金屬遷移耐性和熱耗散特性。已使用電鍍作為銅柱凸塊陣列的制造方法。將干膜抗蝕劑(Dry Film Resist，DFR)粘附于濺鍍銅薄膜表面上，并且通過光刻制備具有接觸孔陣列的掩模圖案。隨后通過電鍍在銅表面上的接觸孔圖案中形成柱。去除光致抗蝕劑，并且通過蝕刻去除先前由抗蝕劑覆蓋的薄濺鍍銅層。i線(365nm)或寬頻帶光刻通常用于使鍍覆的掩模圖案成像。

制備鍍覆的掩模圖案的另一方法為使用厚光致抗蝕劑層以響應較厚和較窄柱尺寸的要求，以進一步增加I/O密度。化學增幅型光致抗蝕劑可為達成更高分辨率圖案所需的更快敏感度和改良的透明度的合適選擇。這類抗蝕劑組合物通常包括具有酸不穩定基團、光酸產生劑(PAG)和溶劑的聚合物。然而，當化學增幅型抗蝕劑在如銅層的金屬層上形成時，已觀測到底腳輪廓問題。本發明人相信這類底腳輪廓問題是光酸存在于金屬表面與抗蝕劑之間的界面的結果。

包含苯并三唑(BTA)、抗蝕劑苯并咪唑和三唑以防止底腳問題的抗蝕劑組合物為已知的(參見JP2004198944A、WO2006059392A和JP2001249451A)。然而，仍需要可在金屬層上提供微掩模圖案的新型方法和抗蝕劑組合物。

發明內容

根據本發明的第一方面，提供圖案化方法。所述方法包含：(i)在襯底上形成輻射敏感膜，其中輻射敏感膜包含：(a)樹脂、(b)光酸產生劑、(c)第一猝滅劑和(d)第二猝滅劑；(ii)使輻射敏感膜圖案式地曝光于活化輻射；和(iii)使輻射敏感膜與堿性顯影液接觸以形成抗蝕劑圖案；其中樹脂包含以下重復單元：

其中：R₁選自氫原子、具有1到4個碳原子的烷基、氰基或三氟甲基；Z為提供酸不穩定部分的非氫取代基；n為40到90摩爾％；m為10到60摩爾％；并且按樹脂的所有重復單元計，樹脂中兩個重復單元的總組合含量為80摩爾％或更大；并且第一猝滅劑選自苯并三唑或其衍生物。

根據本發明的另一方面，提供在金屬層上沉積金屬的方法。所述方法所述包含以下步驟：(i)在金屬層上形成輻射敏感膜，其中膜包含：(a)樹脂、(b)光酸產生劑、(c)第一猝滅劑和(d)第二猝滅劑；(ii)使輻射敏感膜圖案式地曝光于活化輻射；和(iii)使輻射敏感膜與堿性顯影液接觸以去除輻射敏感膜的曝光部分；以及(iv)將金屬層浸沒于金屬鍍覆液中并且在輻射敏感膜的曝光部分中的金屬層上沉積金屬；其中樹脂包含以下兩個重復單元：