[發明專利]高速率接收電路

有效

• 申請號: 201780095163.4
• 申請日: 2017-09-22
• 公開（公告）號: CN111133700B
• 公開（公告）日: 2021-06-29
• 發明（設計）人: 托馬斯·隆德格倫;本特·林多夫
• 申請（專利權）人: 華為技術有限公司
• 主分類號: H04L1/00
• 分類號: H04L1/00;H04L1/18;H03M13/00
• 代理公司: 暫無信息
• 代理人: 暫無信息

本發明涉及在接收電路(200)使用的方法和設備，所述接收電路用于接收傳輸塊中的數據，每個傳輸塊都包括一組單獨可解碼的碼塊。所述接收電路包括用于對所述接收到的數據進行解碼的解碼器(102)和至少一個片上FIFO內存(210)。所述接收電路還包括層2解密單元(104)和緩沖內存(106)。所述接收電路中提供一種控制器(220)。所述解碼器用于將正確解碼的碼塊存儲到所述至少一個片上FIFO內存中，以及當傳輸塊中的碼塊被錯誤解碼時，將同一傳輸塊中的任意后續正確解碼的碼塊存儲到所述緩沖內存中。所述層2解密單元用于在順序解碼過程中：依次按連續順序從所述至少一個片上FIFO內存接收解碼的碼塊并且對正確解碼的碼塊進行解密；當所述控制器向所述層2解密單元指示，碼塊已經被錯誤解碼時，停止順序解密過程；以及當所述控制器向所述層2解密單元指示，先前錯誤解碼的碼塊稍后被所述解碼器正確解碼時，繼續順序解密過程：對所述先前錯誤解碼的碼塊進行解密以及檢索存儲在所述緩沖內存中的相同傳輸塊中的任意碼塊，經過所述片上FIFO內存傳輸以便依次按連續順序對所述檢索到的碼塊進行解密。由此，提供一種可以通過小型片上內存實現的有效接收電路。

技術領域

本發明涉及接收電路的方法和設備。具體而言，本發明涉及專為高數據速率而設計的接收電路的方法和設備。

背景技術

針對新無線接入技術(new radio，NR)的3GPP標準，也稱為5G，旨在提供大約20Gbit/s的用戶數據速率。當用戶設備或客戶端設備等移動設備接收數據時，該數據由多個函數依次并行處理。實現這種處理的一種傳統方法是讓這些功能從存儲器中讀取輸入數據，并在處理完成后將輸出數據寫入存儲器。系統的常見設計是具備若干個功能能夠從中讀取輸入并且將輸出寫入的一個公用存儲器。

圖1描述用于5G實現時，接收電路100中的物理層，通常稱為OSI模型中的層1，與OSI模型中層2(Layer 2，L2)之間的傳統接口。物理層的輸出來自于信道解碼器功能102，這里稱為解碼器。處理L2中數據的主要部分的功能是解密功能104，這里稱為解密單元。在圖1中，指向/源自系統內存106的箭頭110、112、114和116表示系統在接口120上的數據速率。應用程序108可以從系統內存106中讀取已解密數據。

不斷需要提高接收電路的性能。具體而言，需要提供一種適用于5G系統中的新無線接入技術的接收電路。

發明內容

本發明的目的提供一種改進型接收電路，具體而言，本發明的目的是提供一種能夠滿足3GPP新無線接入技術(new radio，NR)等新無線傳輸方法要求的改進型接收器。

該目的和/或其它目的通過隨附權利要求書中所闡述的方法和設備來獲得。

正如發明者所認識到的，針對接收電路的傳統方法的一個問題是，連接到從中讀取和寫入數據的公用存儲器的接口在數據速率增加時成為一個瓶頸。考慮以圖1中的實現方式為例。這里，當接收數據速率接近20Gbit/s時，公共接口上的數據速率將達到80Gbit/s，這在現有實現技術中通常是不可行的。