[發明專利]多線程脈動陣列

在審

• 申請號: 201780095094.7
• 申請日: 2017-09-21
• 公開（公告）號: CN111149090A
• 公開（公告）日: 2020-05-12
• 發明（設計）人: 塔爾·霍洛維茨;烏里·韋澤;吳祖光;羅會斌;約尼·喬克倫
• 申請（專利權）人: 華為技術有限公司
• 主分類號: G06F9/48
• 分類號: G06F9/48;G06F9/38;G06N3/063
• 代理公司: 暫無信息
• 代理人: 暫無信息

1.一種多線程脈動陣列(300)，其特征在于，包括：

多個處理元件(302)，分別包括處理器(308)，其中，每個所述處理元件(302)用于：

從相應的第一輸入源(304)接收多個第一輸入；

從相應的第二輸入源(306)接收多個第二輸入，

其中，所述多個第一輸入和所述多個第二輸入布置為與多個線程相對應的多對；

為所述處理器的每個操作周期調度所述多個線程中的線程；

對所述線程執行計算操作。

2.根據權利要求1所述的多線程脈動陣列(300)，其特征在于，所述多個處理元件(302)布置為二維陣列，從而將第一處理元件(302)的多個第一輸出(316)作為多個第一輸入(312)提供給第二相鄰處理元件(302)，將所述第一處理元件的多個第二輸出(318)作為多個第二輸入(314)提供給第三相鄰處理元件。

3.根據前述權利要求中的任一項所述的多線程脈動陣列(300)，其特征在于，根據所述線程的可用非影響值執行所述調度，其中，所述非影響值為不會顯著影響所述處理器(308)計算的值的輸入值。

4.根據前述權利要求中的任一項所述的多線程脈動陣列(300)，其特征在于，所述處理器(308)用于：當相應線程的值中的至少一個是非影響值時，并行執行針對所述線程的所述計算操作和針對其他線程中的每個相應線程的跳過操作；或者，當相應線程的值中的至少一個是影響值時，并行執行針對所述線程的所述計算操作和針對其他線程中的每個相應線程的停頓操作。

5.根據權利要求4所述的多線程脈動陣列(300)，其特征在于，所述計算操作由計算組件(308A)執行，所述跳過操作由移動路徑組件(308B)執行，所述停頓操作由停頓組件(308C)執行，其中，所述計算組件(308A)的所述計算操作的執行獨立于所述移動路徑組件(308B)的所述跳過操作和所述停頓組件(308C)的所述停頓操作。

6.根據前述權利要求中的任一項所述的多線程脈動陣列(300)，其特征在于，所述處理器(308)用于當所述多個線程包括非影響值時，并行處理針對所述多個線程的多個跳過操作。

7.根據前述權利要求中任一項所述的多線程脈動陣列(300)，其特征在于，所述處理器(308)用于針對相應的第一輸入和/或第二輸入，對每個包括非影響值的線程執行跳過操作。

8.根據前述權利要求中的任一項所述的多線程脈動陣列(300)，其特征在于，所述處理器(308)用于將神經網絡的不同層分配給不同線程，根據相應層的帶寬在所述不同線程之間進行選擇，其中，所述第一輸入表示所述神經網絡的激活輸入，所述第二輸入表示所述神經網絡的權重。

9.根據前述權利要求中的任一項所述的多線程脈動陣列(300)，其特征在于，所述多個處理元件(302)分別包括：至少一個第一延遲緩沖器(604A)，當相應處理元件的所述處理器(308)處理所述線程時存儲所述多個第一輸入的數據；至少一個第二延遲緩沖器(604B)，當相應處理元件的所述處理器(308)處理所述線程時存儲所述多個第二輸入的數據。

10.根據前述權利要求中的任一項所述的多線程脈動陣列(300)，其特征在于，所述處理器(308)用于將非影響值輸入從所述多個第一輸入(312)移動到所述多個第一輸出(316)，從所述多個第二輸入(314)到所述多個第二輸出(318)。

11.根據權利要求10所述的多線程脈動陣列(300)，其特征在于，移動所述非影響值輸入而不計算所述非影響值輸入的乘法。

12.根據前述權利要求中的任一項所述的多線程脈動陣列(300)，其中，當所述多個第一輸入和所述多個第二輸入具有影響值時，對執行所述計算操作的所述計算組件(308A)的時鐘進行門控。