[發明專利]存儲器訪問裝置、圖像處理裝置和攝像裝置

有效

• 申請號: 201780093760.3
• 申請日: 2017-08-30
• 公開（公告）號: CN111033476B
• 公開（公告）日: 2023-08-01
• 發明（設計）人: 本間伸祐;千田和江;上野晃
• 申請（專利權）人: 奧林巴斯株式會社
• 主分類號: G06F12/00
• 分類號: G06F12/00;G06F13/28;G06F13/30
• 代理公司: 北京三友知識產權代理有限公司 11127
• 代理人: 于英慧;崔成哲

存儲器訪問裝置具有：數據處理部，其輸出請求訪問與數據總線連接的存儲器的訪問請求，并對所訪問的存儲器的數據進行數據處理，并且通知數據處理的進展狀況；優先級切換控制部，其根據從數據處理部通知的數據處理的進展狀況，判定數據處理部進行的數據處理的緊急度，并輸出通知切換數據處理部的優先級的優先級切換信號；以及總線仲裁器，其與數據總線連接，在對針對存儲器的訪問請求進行仲裁時，根據優先級切換信號變更從數據處理部輸出的訪問請求的優先級來進行仲裁，并根據通過仲裁而受理的訪問請求來控制對存儲器的訪問。

技術領域

本發明涉及存儲器訪問裝置、圖像處理裝置和攝像裝置。

背景技術

在靜態圖像用照相機、動態圖像用照相機、醫療用內窺鏡照相機或工業用內窺鏡照相機等攝像裝置中，通過所搭載的系統LSI等圖像處理裝置進行各種圖像處理。在圖像處理裝置中內置有用于進行攝像裝置中的各種圖像處理的多個處理塊，各個處理塊與設置于圖像處理裝置的內部的數據總線連接。此外，在圖像處理裝置中，與數據總線連接的各個處理塊作為總線主控器而共享與圖像處理裝置的外部連接的一個DRAM(Dynamic?RandomAccess?Memory：動態隨機存取存儲器)。而且，在圖像處理裝置中，各個處理塊(總線主控器)通過經由數據總線的DMA(Direct?Memory?Access：直接存儲器存取)傳輸來訪問DRAM，經由DRAM交換用于進行圖像處理的各種數據交換。

此外，在通過多個處理塊(總線主控器)共享一個DRAM的結構的圖像處理裝置中，具有對從各個總線主控器輸出的DMA傳輸的訪問請求進行仲裁的仲裁電路(所謂的DMA仲裁電路)。仲裁電路適當地對從各個總線主控器輸出的對DRAM的訪問請求(所謂的DMA請求)進行仲裁，并且控制對DRAM的實際的訪問。仲裁電路基本上根據表示各個總線主控器的優先順位的優先級，決定對DRAM的訪問請求被受理(許可)的總線主控器。由此，在圖像處理裝置中，確保各個總線主控器在與DRAM之間進行數據交換時的數據總線中的數據流即總線頻帶，實現搭載有圖像處理裝置的攝像裝置的作為系統整體的功能。

此外，近年來，攝像裝置中的高性能化正在發展。因此，在搭載于攝像裝置的圖像處理裝置中，所具有的處理塊(總線主控器)也增加，各個處理塊中執行的處理也復雜起來。例如，在近年來的圖像處理裝置中，伴隨著用于顯示所拍攝的圖像的顯示裝置的高精細化，能夠顯示具有與HDTV(High?Definition?TeleVision：高清晰度電視)對應的全HD尺寸(1920×1080)的分辨率的圖像、具有與UHDTV(Ultra?High?Definition?TeleVision：超高清電視)對應的4K尺寸(3840×2160)的分辨率的圖像。因此，在圖像處理裝置中，經由數據總線進行交換的數據量也增加，各個處理塊(總線主控器)經由數據總線訪問DRAM所需要的總線頻帶(每單位時間的數據訪問量)劇增。

而且，在對DRAM的訪問量較多且數據總線擁擠的狀態、即總線頻帶高的狀態時，當仲裁電路根據優先級進行仲裁時，能夠進行仲裁以可靠地受理(許可)來自優先級高的處理塊(總線主控器)的訪問請求，但是，認為來自優先級低的處理塊(總線主控器)的訪問請求受理(許可)的比例較少。即，優先級低的處理塊(總線主控器)對DRAM的訪問請求未被受理(許可)，由此，無法在與DRAM之間進行必要數據的交換，認為無法在預先規定的處理時間內結束處理。但是，即使是優先級低的處理塊(總線主控器)，當未在預定的處理時間內結束處理時，成為搭載有圖像處理裝置的攝像裝置的作為系統的動作和功能失敗的因素。