[發(fā)明專利]功率分配合成器有效
| 申請(qǐng)?zhí)枺?/td> | 201780092351.1 | 申請(qǐng)日： | 2017-06-28 |
| 公開(kāi)（公告）號(hào)： | CN110832696B | 公開(kāi)（公告）日： | 2021-09-07 |
| 發(fā)明（設(shè)計(jì)）人： | 吉岡秀浩;青山裕之;米田尚史;蘆田哲郎 | 申請(qǐng)（專利權(quán)）人： | 三菱電機(jī)株式會(huì)社 |
| 主分類號(hào)： | H01P5/19 | 分類號(hào)： | H01P5/19 |
| 代理公司： | 北京三友知識(shí)產(chǎn)權(quán)代理有限公司 11127 | 代理人： | 孫明浩;崔成哲 |
| 地址： | 日本*** | 國(guó)省代碼： | 暫無(wú)信息 |
| 權(quán)利要求書： | 查看更多 | 說(shuō)明書： | 查看更多 |
| 摘要： | |||
| 搜索關(guān)鍵詞： | 功率 分配 合成器 | ||
1.一種功率分配合成器，其具有：
公共端子，其輸入要分配的高頻信號(hào)，或輸出合成后的高頻信號(hào)；
第1輸入輸出端子和第2輸入輸出端子，它們輸出被分配的高頻信號(hào)，或輸入要合成的高頻信號(hào)；
第1阻抗變換器，其一端與所述公共端子連接，另一端與所述第1輸入輸出端子連接；
第2阻抗變換器，其一端與所述公共端子連接，另一端與所述第2輸入輸出端子連接；
隔離電阻，其防止與所述第1輸入輸出端子有關(guān)的高頻信號(hào)和與所述第2輸入輸出端子有關(guān)的高頻信號(hào)的干擾；
第1傳輸線路和第2傳輸線路，它們連接所述隔離電阻和所述第1輸入輸出端子；以及
第3傳輸線路和第4傳輸線路，它們連接所述隔離電阻和所述第2輸入輸出端子，
其中，
所述第1傳輸線路和所述第2傳輸線路級(jí)聯(lián)連接，
所述第3傳輸線路和所述第4傳輸線路級(jí)聯(lián)連接，
所述第1傳輸線路和所述第3傳輸線路并行接近配置，并且成為電耦合的第1耦合線路。
2.根據(jù)權(quán)利要求1所述的功率分配合成器，其中，
將所述第1傳輸線路和所述第2傳輸線路合起來(lái)的傳輸線路的電長(zhǎng)度、以及將所述第3傳輸線路和所述第4傳輸線路合起來(lái)的傳輸線路的電長(zhǎng)度在動(dòng)作頻率下比四分之一波長(zhǎng)短。
3.根據(jù)權(quán)利要求1或2所述的功率分配合成器，其中，
在設(shè)所述第1輸入輸出端子中的負(fù)載阻抗和所述第2輸入輸出端子中的負(fù)載阻抗為Z0、設(shè)所述隔離電阻的電阻值的一半的值為R’時(shí)，
所述第1傳輸線路的阻抗和所述第3傳輸線路的阻抗在偶模式動(dòng)作時(shí)是比Z0高的值，在奇模式動(dòng)作時(shí)是Z0～R’之間的值。
4.根據(jù)權(quán)利要求1或2所述的功率分配合成器，其中，
所述第2傳輸線路和所述第4傳輸線路并行接近配置，并且成為電耦合的第2耦合線路。
5.根據(jù)權(quán)利要求1或2所述的功率分配合成器，其中，
在奇模式動(dòng)作時(shí)，在設(shè)所述第1傳輸線路的阻抗和所述第3傳輸線路的阻抗為Za、設(shè)所述隔離電阻的電阻值的一半的值為R’時(shí)，
所述第2傳輸線路的阻抗和所述第4傳輸線路的阻抗是Za～R’之間的值。
6.根據(jù)權(quán)利要求1或2所述的功率分配合成器，其中，
所述功率分配合成器具有電介質(zhì)基板中的以下部件：
電介質(zhì)基板表層的帶狀導(dǎo)體，其分別形成所述公共端子、所述第1輸入輸出端子、所述第2輸入輸出端子、所述第1阻抗變換器、所述第2阻抗變換器、所述第1傳輸線路、所述第2傳輸線路、所述第3傳輸線路、所述第4傳輸線路和所述第1耦合線路；以及
芯片電阻器，其被表面安裝于該電介質(zhì)基板，形成所述隔離電阻。
7.根據(jù)權(quán)利要求1或2所述的功率分配合成器，其中，
所述功率分配合成器構(gòu)成為具有多層基板中的以下部件：
多層基板內(nèi)層的帶狀導(dǎo)體，其分別形成所述公共端子、所述第1輸入輸出端子、所述第2輸入輸出端子、所述第1阻抗變換器、所述第2阻抗變換器、所述第1傳輸線路、所述第2傳輸線路、所述第3傳輸線路、所述第4傳輸線路和所述第1耦合線路；
芯片電阻器，其被表面安裝于該多層基板，形成所述隔離電阻；以及
垂直連接導(dǎo)體，其連接所述帶狀導(dǎo)體和所述芯片電阻器。
8.根據(jù)權(quán)利要求1或2所述的功率分配合成器，其中，
所述功率分配合成器構(gòu)成為具有多層基板中的以下部件：
多層基板內(nèi)層的帶狀導(dǎo)體，其分別形成所述公共端子、所述第1輸入輸出端子、所述第2輸入輸出端子、所述第1阻抗變換器、所述第2阻抗變換器、所述第1傳輸線路、所述第2傳輸線路、所述第3傳輸線路、所述第4傳輸線路和所述第1耦合線路；
芯片電阻器，其安裝于多層基板內(nèi)層，形成所述隔離電阻；以及
垂直連接導(dǎo)體，其連接所述帶狀導(dǎo)體和所述芯片電阻器。
該專利技術(shù)資料僅供研究查看技術(shù)是否侵權(quán)等信息，商用須獲得專利權(quán)人授權(quán)。該專利全部權(quán)利屬于三菱電機(jī)株式會(huì)社，未經(jīng)三菱電機(jī)株式會(huì)社許可，擅自商用是侵權(quán)行為。如果您想購(gòu)買此專利、獲得商業(yè)授權(quán)和技術(shù)合作，請(qǐng)聯(lián)系【客服】
本文鏈接：http://www.szxzyx.cn/pat/books/201780092351.1/1.html，轉(zhuǎn)載請(qǐng)聲明來(lái)源鉆瓜專利網(wǎng)。
