[發明專利]半導體元件的驅動電路

有效

• 申請號: 201780091742.1
• 申請日: 2017-06-13
• 公開（公告）號: CN110741542B
• 公開（公告）日: 2021-12-14
• 發明（設計）人: 益原貴志;堀口剛司
• 申請（專利權）人: 三菱電機株式會社
• 主分類號: H02M1/08
• 分類號: H02M1/08;H02M1/00;H03K17/08;H03K17/687
• 代理公司: 北京天昊聯合知識產權代理有限公司 11112
• 代理人: 何立波;張天舒

1.一種半導體元件的驅動電路，其具有：

控制部，其用于基于從外部接收的指令而控制半導體元件的通斷狀態；

柵極電壓檢測部，其用于檢測所述半導體元件的柵極電壓，生成表示檢測出的柵極電壓的電壓檢測信號；

柵極電流檢測部，其用于檢測流入至所述半導體元件的柵極電極的電流，輸出通過實施延遲運算處理而生成的電流檢測值；

信號生成電路，其用于生成所述電壓檢測信號和所述電壓檢測信號的第1延遲信號之間的第1差分放大信號、所述第1延遲信號和所述電壓檢測信號的第2延遲信號之間的第2差分放大信號、以及所述電壓檢測信號的微分信號的任意者而作為輸出信號；

第1比較器，其用于對所述輸出信號的值和第1基準值進行比較；

第2比較器，其用于對由所述柵極電流檢測部檢測出的所述電流檢測值和第2基準值進行比較；以及

短路判定部，其用于基于所述第1比較器的比較結果和所述第2比較器的比較結果，判定所述半導體元件是否為短路狀態，生成表示判定結果的判定信號，

所述短路判定部當在同一時刻所述輸出信號的值大于所述第1基準值并且所述電流檢測值小于所述第2基準值的情況下，判定為所述半導體元件為短路狀態。

2.根據權利要求1所述的半導體元件的驅動電路，其中，

所述信號生成電路包含：

第1延遲電路，其接收所述電壓檢測信號，生成所述第1延遲信號；以及

第1差分放大電路，其接收所述電壓檢測信號和所述第1延遲信號，生成所述第1差分放大信號。

3.根據權利要求1所述的半導體元件的驅動電路，其中，

所述信號生成電路包含：

第1延遲電路，其接收所述電壓檢測信號，輸出所述第1延遲信號；

第2延遲電路，其接收所述電壓檢測信號，輸出所述第2延遲信號；以及

第1差分放大電路，其接收所述第1延遲信號和所述第2延遲信號，生成所述第2差分放大信號。

4.根據權利要求1所述的半導體元件的驅動電路，其中，

所述信號生成電路包含微分電路，該微分電路接收所述電壓檢測信號而生成所述微分信號。

5.根據權利要求1至4中任一項所述的半導體元件的驅動電路，其中，

所述柵極電流檢測部包含：

柵極電阻，其連接于所述控制部與所述半導體元件的柵極電極之間；

第2差分放大電路，其通過對所述柵極電阻的兩端間的電壓進行放大而生成第3差分放大信號；以及

第3延遲電路，其接收所述第3差分放大信號，生成使該第3差分放大信號延遲后的第3延遲信號，

所述電流檢測值是所述第3延遲信號的值。

6.根據權利要求1至4中任一項所述的半導體元件的驅動電路，其中，

所述柵極電流檢測部包含：

柵極電阻，其連接于所述控制部與所述半導體元件的柵極電極之間；

第4延遲電路，其接收所述柵極電阻的所述半導體元件側的一端的電壓信號，生成使該電壓信號延遲后的第4延遲信號；

第5延遲電路，其接收所述柵極電阻的所述控制部側的另一端的電壓信號，生成使該電壓信號延遲后的第5延遲信號；以及

第2差分放大電路，其接收所述第4延遲信號和所述第5延遲信號，通過對所述第4延遲信號與所述第5延遲信號的差值進行放大而生成第3差分放大信號，

所述電流檢測值是所述第3差分放大信號的值。

7.根據權利要求1至4中任一項所述的半導體元件的驅動電路，其中，

還具有信號保持部，該信號保持部用于在所述短路判定部判定為所述半導體元件為短路狀態時對所述判定信號進行保持。

8.根據權利要求1至4中任一項所述的半導體元件的驅動電路，其中，

在所述判定信號表示所述半導體元件為短路狀態的情況下，所述控制部使所述半導體元件成為斷開狀態。

9.根據權利要求1至4中任一項所述的半導體元件的驅動電路，其中，

所述第1基準值與所述第2基準值相同。