[發明專利]射流盒和可更換打印頭有效
| 申請號： | 201780090877.6 | 申請日： | 2017-07-17 |
| 公開（公告）號： | CN110650846B | 公開（公告）日： | 2021-04-09 |
| 發明（設計）人： | S·A·林;G·H·科里根三世;M·W·坎比 | 申請（專利權）人： | 惠普發展公司;有限責任合伙企業 |
| 主分類號： | B41J2/14 | 分類號： | B41J2/14;B41J2/175 |
| 代理公司： | 北京市漢坤律師事務所 11602 | 代理人： | 魏小薇;吳麗麗 |
| 地址： | 美國德*** | 國省代碼： | 暫無信息 |
| 權利要求書： | 查看更多 | 說明書： | 查看更多 |
| 摘要： | |||
| 搜索關鍵詞： | 射流 更換 打印頭 | ||
1.一種射流盒，所述射流盒包括：
至少一個射流片，包括：
多個致動器，所述多個致動器形成多個基元；
多個延遲電路，包括耦接到每個基元的延遲電路；
數模轉換器DAC，用于驅動所述延遲電路，所述延遲電路延遲用于激活與所述基元相關聯的致動器的多個激活脈沖，以降低所述射流片的峰值功率需求；以及
所述射流片上的數據存儲裝置，所述數據存儲裝置存儲多個寄存器位，所述多個寄存器位基于針對所述基元中的每個基元的延遲設置來控制由所述DAC輸出的信號，
其中，所述延遲電路基于定義的打印模式延遲每個基元，并且
其中，所述DAC接收指示所述打印模式的數字信號，并且基于所述數字信號向所述延遲電路供應偏置所述延遲電路的模擬信號。
2.根據權利要求1所述的射流盒，其中，所述DAC是片全局電路，所述片全局電路電氣耦接到每個基元的延遲電路。
3.一種射流盒，所述射流盒包括：
至少一個射流片，包括：
多個致動器，所述多個致動器形成多個基元；
多個延遲電路，包括耦接到每個基元的延遲電路；
數模轉換器DAC，用于驅動所述延遲電路，所述延遲電路延遲用于激活與所述基元相關聯的致動器的多個激活脈沖，以降低所述射流片的峰值功率需求；以及
其中，基于所述DAC的輸出信號來將所述延遲電路中的每一個延遲電路內的多個晶體管調諧至所述延遲電路的工作點，以相對于所述DAC來校準所述延遲電路，
其中，所述延遲電路基于定義的打印模式延遲每個基元，并且
其中，所述DAC接收指示所述打印模式的數字信號，并且基于所述數字信號向所述延遲電路供應偏置所述延遲電路的模擬信號。
4.根據權利要求3所述的射流盒，包括偏壓生成器，所述偏壓生成器耦接到所述DAC以向所述DAC提供偏壓，基于所述延遲電路的工作點來調諧由所述偏壓生成器輸出的偏壓。
5.根據權利要求3所述的射流盒，包括多個補償裝置，所述多個補償裝置用于補償所述射流片內的多個過程、電壓和溫度PVT變化。
6.根據權利要求3所述的射流盒，包括多個射流片。
7.一種可更換打印頭，包括：
多個射流片，每個射流片包括：
多個致動器，所述多個致動器形成多個基元；
多個延遲電路，包括耦接到每個基元的延遲電路；
數模轉換器DAC，用于驅動所述多個延遲電路，所述延遲電路延遲用于激活與所述基元相關聯的致動器的多個激活脈沖，以降低所述射流片的峰值功率需求；以及
所述打印頭的處理裝置，用于向每個射流片的每個DAC提供不同的信號，每個信號基于針對相關聯的單個射流片的優化延遲而被調諧，
其中，所述延遲電路基于定義的打印模式延遲每個基元，并且
其中，所述DAC接收指示所述打印模式的數字信號，并且基于所述數字信號向所述延遲電路供應偏置所述延遲電路的模擬信號。
8.根據權利要求7所述的打印頭，其中，所述延遲電路基于所定義的打印功能來延遲每個基元。
9.根據權利要求7所述的打印頭，其中，所述DAC是片全局電路，所述片全局電路電氣耦接到每個基元的延遲電路。
10.根據權利要求7所述的打印頭，包括所述射流片上的數據存儲裝置，所述數據存儲裝置存儲多個寄存器位，所述多個寄存器位基于針對所述基元中的每個基元的延遲設置來控制由所述DAC輸出的信號。
11.根據權利要求7所述的打印頭，包括所述延遲電路中的每一個延遲電路內的多個晶體管，其中，基于所述DAC的輸出信號來將所述多個晶體管調諧至所述延遲電路的工作點，以相對于所述DAC來校準所述延遲電路。
該專利技術資料僅供研究查看技術是否侵權等信息，商用須獲得專利權人授權。該專利全部權利屬于惠普發展公司,有限責任合伙企業，未經惠普發展公司,有限責任合伙企業許可，擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作，請聯系【客服】
本文鏈接：http://www.szxzyx.cn/pat/books/201780090877.6/1.html，轉載請聲明來源鉆瓜專利網。
- 上一篇：一種無序再轉印方法
- 下一篇：用于將材料施加到制品上的方法和組合物
