[發(fā)明專利]存儲(chǔ)控制器、數(shù)據(jù)處理芯片及數(shù)據(jù)處理方法

有效

• 申請(qǐng)?zhí)枺?/td>: 201780088333.6
• 申請(qǐng)日: 2017-03-16
• 公開（公告）號(hào): CN110431531B
• 公開（公告）日: 2020-11-03
• 發(fā)明（設(shè)計(jì)）人: 曾雁星;沈建強(qiáng);呂溫;談曉東
• 申請(qǐng)（專利權(quán)）人: 華為技術(shù)有限公司
• 主分類號(hào): G06F11/10
• 分類號(hào): G06F11/10
• 代理公司: 暫無(wú)信息
• 代理人: 暫無(wú)信息

1.一種存儲(chǔ)控制器，其特征在于，包括處理器、存儲(chǔ)器和通信接口；

所述處理器，用于通過(guò)所述通信接口獲取待編碼的K個(gè)數(shù)據(jù)chunk，并將所述K個(gè)數(shù)據(jù)chunk緩存入所述存儲(chǔ)器，每個(gè)數(shù)據(jù)chunk包括R個(gè)數(shù)據(jù)塊，R＝2^Q，Q和K均為正整數(shù)；

所述處理器，還用于執(zhí)行所述存儲(chǔ)器中的代碼實(shí)現(xiàn)以下操作：

讀取所述存儲(chǔ)器中存儲(chǔ)的所述K個(gè)數(shù)據(jù)chunk，根據(jù)校驗(yàn)矩陣和所述K個(gè)數(shù)據(jù)chunk生成第一校驗(yàn)chunk和第二校驗(yàn)chunk，每個(gè)校驗(yàn)chunk包括R個(gè)數(shù)據(jù)塊；

其中，所述校驗(yàn)矩陣有2*R行，所述校驗(yàn)矩陣中第(k-1)*R+1列至第k*R列為所述K個(gè)數(shù)據(jù)chunk中第k個(gè)數(shù)據(jù)chunk的chunk列集合，K≥k≥1，所述校驗(yàn)矩陣中第K*R+1列至第(K+1)*R列為對(duì)應(yīng)所述第一校驗(yàn)chunk的chunk列集合，所述校驗(yàn)矩陣中第(K+1)*R+1列至第(K+2)*R列為所述第二校驗(yàn)chunk的chunk列集合；

所述校驗(yàn)矩陣為標(biāo)準(zhǔn)校驗(yàn)矩陣或由標(biāo)準(zhǔn)校驗(yàn)矩陣執(zhí)行N次調(diào)換操作后得到，N≥1，所述調(diào)換操作指將任意兩個(gè)chunk列集合調(diào)換；

所述標(biāo)準(zhǔn)校驗(yàn)矩陣中，所述K個(gè)數(shù)據(jù)chunk中第k個(gè)數(shù)據(jù)chunk的chunk列集合由正對(duì)角矩陣和M_k構(gòu)成，所述第一校驗(yàn)chunk的chunk列集合由正對(duì)角矩陣和M_K+1構(gòu)成，所述第二校驗(yàn)chunk的chunk列集合由0矩陣和正對(duì)角矩陣構(gòu)成，所述M_k和所述M_K+1為伽羅華域GF(2^R)中不同元素對(duì)應(yīng)的二進(jìn)制矩陣。

2.如權(quán)利要求1所述的存儲(chǔ)控制器，其特征在于，所述處理器還用于，通過(guò)所述通信接口將所述K個(gè)數(shù)據(jù)chunk、所述第一校驗(yàn)chunk和所述第二校驗(yàn)chunk分別存入所述存儲(chǔ)控制器所在的存儲(chǔ)系統(tǒng)的K+2個(gè)存儲(chǔ)介質(zhì)中。

3.如權(quán)利要求2所述的存儲(chǔ)控制器，其特征在于，所述處理器還用于，當(dāng)所述K+2個(gè)存儲(chǔ)介質(zhì)中有存儲(chǔ)介質(zhì)損壞時(shí)，根據(jù)所述校驗(yàn)矩陣和所述K+2個(gè)存儲(chǔ)介質(zhì)中未損壞的存儲(chǔ)介質(zhì)上存儲(chǔ)的數(shù)據(jù)chunk和所述第一校驗(yàn)chunk和所述第二校驗(yàn)chunk，恢復(fù)所述損壞的存儲(chǔ)介質(zhì)。

4.一種數(shù)據(jù)處理芯片，其特征在于，包括電路和讀寫接口；

所述電路用于，通過(guò)所述讀寫接口獲取待編碼的K個(gè)數(shù)據(jù)chunk，每個(gè)數(shù)據(jù)chunk包括R個(gè)數(shù)據(jù)塊，R＝2^Q，Q和K均為正整數(shù)；

所述電路還用于，根據(jù)校驗(yàn)矩陣和所述K個(gè)數(shù)據(jù)chunk生成第一校驗(yàn)chunk和第二校驗(yàn)chunk，每個(gè)校驗(yàn)chunk包括R個(gè)數(shù)據(jù)塊；

其中，所述校驗(yàn)矩陣有2*R行，所述校驗(yàn)矩陣中第(k-1)*R+1列至第k*R列為所述K個(gè)數(shù)據(jù)chunk中第k個(gè)數(shù)據(jù)chunk的chunk列集合，K≥k≥1，所述校驗(yàn)矩陣中第K*R+1列至第(K+1)*R列為對(duì)應(yīng)所述第一校驗(yàn)chunk的chunk列集合，所述校驗(yàn)矩陣中第(K+1)*R+1列至第(K+2)*R列為所述第二校驗(yàn)chunk的chunk列集合；

所述校驗(yàn)矩陣為標(biāo)準(zhǔn)校驗(yàn)矩陣或由標(biāo)準(zhǔn)校驗(yàn)矩陣執(zhí)行N次調(diào)換操作后得到，N≥1，所述調(diào)換操作指將任意兩個(gè)chunk列集合調(diào)換；

所述標(biāo)準(zhǔn)校驗(yàn)矩陣中，所述K個(gè)數(shù)據(jù)chunk中第k個(gè)數(shù)據(jù)chunk的chunk列集合由正對(duì)角矩陣和M_k構(gòu)成，所述第一校驗(yàn)chunk的chunk列集合由正對(duì)角矩陣和M_K+1構(gòu)成，所述第二校驗(yàn)chunk的chunk列集合由0矩陣和正對(duì)角矩陣構(gòu)成，所述M_k和所述M_K+1為伽羅華域GF(2^R)中不同元素對(duì)應(yīng)的二進(jìn)制矩陣。

5.如權(quán)利要求4所述的數(shù)據(jù)處理芯片，其特征在于，所述數(shù)據(jù)處理芯片運(yùn)用于存儲(chǔ)控制器中；

所述電路，還用于通過(guò)所述讀寫接口將所述K個(gè)數(shù)據(jù)chunk、所述第一校驗(yàn)chunk和所述第二校驗(yàn)chunk存入所述存儲(chǔ)控制器的存儲(chǔ)器中，以便所述存儲(chǔ)控制器將所述K個(gè)數(shù)據(jù)chunk、所述第一校驗(yàn)chunk和所述第二校驗(yàn)chunk分別存入所述存儲(chǔ)控制器所在的存儲(chǔ)系統(tǒng)的K+2個(gè)存儲(chǔ)介質(zhì)中。