[發(fā)明專利]用于垂直型功率器件的方法和系統(tǒng)

有效

• 申請?zhí)枺?/td>: 201780086400.0
• 申請日: 2017-12-20
• 公開（公告）號: CN110291645B
• 公開（公告）日: 2023-06-06
• 發(fā)明（設(shè)計）人: 弗拉基米爾·奧德諾博柳多夫;迪利普·瑞思布德;奧茲古·阿克塔斯
• 申請（專利權(quán)）人: 克羅米斯有限公司
• 主分類號: H01L29/872
• 分類號: H01L29/872;H01L29/45;H01L29/47;H01L29/861
• 代理公司: 華進聯(lián)合專利商標代理有限公司 44224
• 代理人: 景懷宇

1.一種形成半導體器件的方法，所述方法包括：

提供工程化襯底，所述工程化襯底包括：

多晶陶瓷芯；

封裝所述多晶陶瓷芯的阻擋層；

耦合至所述阻擋層的鍵合層；和

耦合至所述鍵合層的實質(zhì)單晶硅層；

形成耦合至所述工程化襯底的肖特基二極管，所述肖特基二極管具有頂表面和底表面，所述底表面耦合至所述實質(zhì)單晶硅層；

形成耦合至所述肖特基二極管的所述頂表面的肖特基接觸；

形成耦合至所述肖特基接觸的金屬鍍層；

移除所述工程化襯底，以暴露所述肖特基二極管的所述底表面；和

在所述肖特基二極管的所述底表面上形成歐姆接觸。

2.根據(jù)權(quán)利要求1所述的方法，其中，形成所述肖特基二極管包括：

形成耦合至所述實質(zhì)單晶硅層的第一外延N型氮化鎵層，所述第一外延N型氮化鎵層具有第一摻雜濃度；和

形成耦合至所述第一外延N型氮化鎵層的第二外延N型氮化鎵層，所述第二外延N型氮化鎵層具有小于所述第一摻雜濃度的第二摻雜濃度；

其中，所述肖特基接觸耦合至所述第二外延N型氮化鎵層，并且所述歐姆接觸耦合至所述第一外延N型氮化鎵層。

3.根據(jù)權(quán)利要求2所述的方法，還包括，在形成所述第一外延N型氮化鎵層之前，形成耦合至所述實質(zhì)單晶硅層的緩沖層，其中，所述第一外延N型氮化鎵層耦合至所述緩沖層。

4.根據(jù)權(quán)利要求3所述的方法，其中，所述緩沖層包括氮化鋁鎵。

5.根據(jù)權(quán)利要求3所述的方法，其中，所述緩沖層包括多個層，所述多個層包括氮化鋁層、氮化鋁鎵層和氮化鎵層。

6.根據(jù)權(quán)利要求2所述的方法，其中，所述第二外延N型氮化鎵層具有大于10微米的厚度。

7.根據(jù)權(quán)利要求2所述的方法，其中，所述第二外延N型氮化鎵層具有大于20微米的厚度。

8.根據(jù)權(quán)利要求1所述的方法，其中，所述金屬鍍層具有范圍從50微米到100微米的厚度。

9.根據(jù)權(quán)利要求1所述的方法，其中，所述多晶陶瓷芯包括多晶氮化鋁鎵(AlGaN)。

10.根據(jù)權(quán)利要求1所述的方法，其中，所述實質(zhì)單晶硅層具有(111)表面取向。

11.一種形成半導體器件的方法，所述方法包括：

提供工程化襯底，所述工程化襯底包括：

多晶陶瓷芯；

封裝所述多晶陶瓷芯的阻擋層；

耦合至所述阻擋層的鍵合層；和

耦合至所述鍵合層的實質(zhì)單晶硅層；

形成耦合至所述實質(zhì)單晶硅層的緩沖層；

形成耦合至所述緩沖層的功率晶體管，所述功率晶體管具有頂表面和底表面，所述底表面耦合至所述緩沖層；

形成耦合至所述功率晶體管的所述頂表面的柵極接觸；

形成耦合至所述功率晶體管的所述頂表面的第一源極接觸和第二源極接觸；

移除所述工程化襯底；

移除所述緩沖層，以暴露所述功率晶體管的所述底表面；和

形成耦合至所述功率晶體管的所述底表面的漏極接觸。