[發明專利]SiC晶片及SiC晶片的制造方法

有效

• 申請號: 201780079551.3
• 申請日: 2017-12-22
• 公開（公告）號: CN110268106B
• 公開（公告）日: 2021-05-11
• 發明（設計）人: 藤川陽平;鷹羽秀隆
• 申請（專利權）人: 昭和電工株式會社;株式會社電裝
• 主分類號: C30B29/36
• 分類號: C30B29/36;C30B23/06;C30B33/00;H01L21/20;H01L21/205
• 代理公司: 北京市中咨律師事務所 11247
• 代理人: 張軼楠;段承恩

本發明提供一種SiC晶片以及SiC晶片的制造方法。該SiC晶片中，在第一面外露的穿透位錯的穿透位錯密度與在第二面外露的穿透位錯的穿透位錯密度之差為所述第一面和所述第二面中穿透位錯密度高的那一面上的穿透位錯密度的10％以下，在所述第一面和所述第二面中穿透位錯密度高的那一面外露的穿透位錯中的90％以上延伸到穿透位錯密度低的那一面。

技術領域

本發明涉及SiC晶片及SiC晶片的制造方法。

本申請基于2016年12月26日在日本提出申請的特愿2016-250804號要求優先權，在此援引其內容。

背景技術

與硅(Si)相比，碳化硅(SiC)的絕緣擊穿電場大一個數量級，帶隙大3倍。另外，與硅(Si)相比，碳化硅(SiC)具有熱導率高3倍左右等特性。因此，碳化硅(SiC)被期待著應用于功率器件、高頻器件、高溫工作器件等。

作為使用了SiC外延晶片的半導體器件，已知MOSFET(Metal-Oxide-Semiconductor Field Effect Transistor，金屬氧化物半導體場效應晶體管)。在MOSFET中，使用熱氧化等在SiC外延層上形成柵極氧化膜，在該柵極氧化膜上形成柵電極。此時，有時在作為形成半導體器件的基體的SiC晶片存在缺陷時，會給半導體器件帶來異常(例如專利文獻1等)。因此，要促進使用了SiC外延晶片的半導體器件的實用化，高品質的SiC外延晶片以及高品質的外延生長技術的建立是不可或缺的。

另一方面，SiC外延晶片存在各種缺陷。這些缺陷并不是都會對半導體器件產生不良影響。即，根據缺陷種類，也存在對半導體器件沒有影響或者對半導體器件的影響小的缺陷。例如，已知穿透位錯(threading dislocation，貫通位錯)等可能成為半導體器件發生故障的原因，但并沒有嚴密到連穿透位錯中哪種缺陷模式特別可能成為致命缺陷都知道。因此，要求確定各種缺陷中的對半導體器件的影響大的缺陷，并抑制該缺陷的產生。此外，在本說明書中，將外延生長前的晶片稱為SiC晶片，將外延生長后的晶片稱為SiC外延晶片。

現有技術文獻

專利文獻1：日本特表2015-521378號公報

發明內容

發明要解決的技術問題

然而，確定在穿透位錯中哪種缺陷模式可能會成為致命缺陷，沒有取得充分的進展。這是因為，對于成為半導體器件發生故障的原因的穿透位錯，在晶體生長的過程中有時會合并，有時會新產生，難以確定產生了對半導體器件造成影響的穿透位錯的原因。另外，由于在SiC晶片的表面上構建半導體器件，因此，為了追尋是SiC晶片的表面中的哪種缺陷成為了故障原因，需要破壞半導體器件來確認SiC晶片的表面狀態。然而，為了破壞半導體器件，需要精密的處理，也需要花費時間和成本。另外，有時也會在破壞時產生新的損傷等。

本發明是鑒于上述問題而完成的，目的在于提供一種能夠在器件構建后以非破壞的方式確定成為半導體器件的故障原因的缺陷的SiC晶片及其制造方法。

用于解決問題的技術方案

本發明人進行了深入研究，結果發現通過將在SiC晶片的第一面和第二面外露的穿透位錯進行關聯，在器件構建后也能夠以非破壞的方式確定成為半導體器件的故障原因的缺陷，從而完成了本發明。

即，本發明為了解決上述課題，提供以下的技術方案。

(1)本發明的一個技術方案涉及的SiC晶片，在第一面外露的穿透位錯的穿透位錯密度與在第二面外露的穿透位錯的穿透位錯密度之差為所述第一面和所述第二面中的穿透位錯密度高的那一面上的穿透位錯密度的10％以下，在所述第一面和所述第二面中的穿透位錯密度高的那一面外露的穿透位錯中的90％以上延伸到穿透位錯密度低的那一面。

(2)在上述技術方案涉及的SiC晶片中，第一面和第二面的穿透位錯數也可以為實質上相同數量。