[發明專利]用于傳送數據的方法和鏡像串行接口(MSI)

在審

• 申請號: 201780079337.8
• 申請日: 2017-05-15
• 公開（公告）號: CN110100238A
• 公開（公告）日: 2019-08-06
• 發明（設計）人: K·阿南德;A·古普塔;A·K·古普塔;P·K·馬瑟;V·特亞吉
• 申請（專利權）人: 遠程信息技術發展中心
• 主分類號: G06F13/00
• 分類號: G06F13/00;H03M13/00
• 代理公司: 北京市金杜律師事務所 11256
• 代理人: 王茂華;辛鳴

本公開涉及一種用于通過四線串行接口訪問外圍設備的鏡像串行接口(MSI)。更特別地，本公開涉及具有環回機制的串行外圍設備協議，在該環回機制中源數據線的內容被環回到目的地線上并且在每個時鐘邊沿被比較以確保數據健全性并且在周期期間和在周期之間斷言從機設備和主控設備的存在。

技術領域

本公開涉及一種用于通過四線串行接口以環回機制傳送數據的方法和鏡像串行接口(MSI)。更特別地，本公開涉及具有環回機制的鏡像串行接口(MSI)，在該環回機制中源數據線的內容被環回到目的地線上并且在每個時鐘邊沿被比較以確保數據健全性并且在周期期間和周期之間斷言從機設備和主控(master)設備的存在。

背景技術

串行外圍設備接口(SPI)協議與主控設備和從機設備之間的串行通信有關。從機設備轉而可以迎合它自己的獨立外圍設備。

SPI總線是一種利用單個主控設備和一個或多個從機設備以全雙工模式操作的同步串行數據鏈路標準。它的實現使用以下四條信號線以用于數據和控制：即，SCLK、MOSI、MISO和SS，其中SCLK是指串行時鐘(從主控輸出)；MOSI或SIMO是指主控輸出從機輸入(從主控輸出)；MISO或SOMI是指主控輸入從機輸出(從從機輸出)，SS是指從機選擇(低電平有效，從主控輸出)。主控和從機的移位寄存器以環形被連接，如圖1中所示。

在傳統的SPI協議中，數據幀或數據傳送周期由主控通過將SS線置為低電平并且使能針對選擇的從機的時鐘啟動。主控和從機的移位寄存器以環形被連接。因此，主控正在寫入數據并且同時從其讀取數據。這一過程一直持續到所有數據位都被傳送到主控和從機以及從主控和從機傳送。針對主控和從機的控制器決定數據是否有意義。

但是，傳統的SPI協議忍受以下缺點：

·SPI沒有確認機制來確認數據的接收。數據健全性得不到保證。由于時序違規、信道噪聲或溫度變化，從機可能會接收反相位。

·在完成事務被執行之前，SPI主控不知道從機是否存在。主控可能會在不知道數據是否正被正確接收的情況下繼續發送數據。

·SPI也不提供流量控制(無握手信號或確認)，如REQ和ACK，以判斷從機是否已經完成與其所服務的任何慢速外圍設備的事務。如果從機的次級端的訪問速度較慢，則無法判斷從機何時準備好在讀取周期內傳輸數據。

US 2006/0143348涉及一種用于在具有時鐘能力的擴展串行外圍接口(EPSI)主控芯片與EPSI從機芯片之間的芯片間通信的系統、方法和裝置。該方法包括主控芯片選擇從機芯片，主控對從主控芯片進入從機芯片的數據進行計時，同時對從從機芯片進入主控芯片的數據進行計時，并且處理時鐘數據以協商主控芯片與從機芯片之間的進一步的數據傳輸。主控芯片對從機芯片的選擇也可以響應于主控芯片從從機芯片接收的中斷而發生，主控然后在兩個方向上對數據進行計時以協商主控芯片與從機芯片之間的進一步的數據傳輸。然而，該現有技術文獻沒有提供用于錯誤檢測和物理層的任何規定，并且它使用兩個通用線路來進行流量控制。

US20020133662涉及串行外圍接口和高性能緩沖方案。改進的高性能緩沖方案被提供有串行外圍設備接口(SPI)以使得基于微控制器的產品以及其他組件和設備能夠實現更高的串行發射和接收數據速率。SPI包括具有高數據速率的單個緩沖器，例如，至少雙緩沖器方案的吞吐量，但沒有增加邏輯區域的大小。為了促進數據的吞吐量，可以利用排隊布置來配置SPI單個緩沖器。用于SPI單個緩沖器的排隊布置可以包括任何排隊配置，諸如例如，循環排隊布置或線性排隊布置。通過排隊布置的操作，SPI可以被配置為提供在存儲的數據可以被傳輸給另一設備的基本上同時在寄存器中接收新數據，因此SPI可以實現高數據速率。排隊布置被配置在具有指針和計數器布置的FIFO緩沖器中。另外，緩沖方案可以提供高數據速率而不需要頻繁的CPU輪詢或高中斷開銷，其中緩沖方案被配置有中斷配置以標識何時數據準備好傳輸或由CPU讀取。然而，這一現有技術文獻沒有提供用于錯誤檢測的任何規定并且旨在提高串行鏈路上的數據速率。