[發(fā)明專利]使用片上存儲單元的邏輯加密

有效

• 申請?zhí)枺?/td>: 201780077570.2
• 申請日: 2017-12-18
• 公開（公告）號: CN110088760B
• 公開（公告）日: 2023-03-07
• 發(fā)明（設(shè)計）人: 維卡斯·錢德拉;姆迪特·巴爾加瓦
• 申請（專利權(quán)）人: ARM有限公司
• 主分類號: G06F21/76
• 分類號: G06F21/76;G06F21/75;H01L23/00;H03K19/177
• 代理公司: 北京東方億思知識產(chǎn)權(quán)代理有限責(zé)任公司 11258
• 代理人: 林強

1.一種受保護電路，包括：

提供一個或多個輸入節(jié)點和一個或多個輸出節(jié)點的邏輯電路，該邏輯電路包括：

邏輯元件的網(wǎng)絡(luò)；以及

一個或多個邏輯加密元件，

其中所述一個或多個邏輯加密元件中的邏輯加密元件包括存儲單元，該存儲單元與由該存儲單元中存儲的值配置的可配置子電路相耦合，并且

其中當(dāng)一個或多個存儲單元中存儲的值匹配規(guī)定的密鑰向量的分量值時，所述一個或多個輸入節(jié)點處的值到所述一個或多個輸出節(jié)點處的值的映射對應(yīng)于期望的映射，

其中，所述受保護電路還包括寫入電路，該寫入電路能操作來將值寫入到所述一個或多個邏輯加密元件的存儲單元。

2.如權(quán)利要求1所述的受保護電路，其中所述可配置子電路包括以存儲單元中存儲的值作為選擇輸入的復(fù)用器。

3.如權(quán)利要求1所述的受保護電路，其中所述可配置子電路包括以存儲單元中存儲的值作為第一輸入的異或邏輯門或者異或非邏輯門。

4.如權(quán)利要求1所述的受保護電路，其中所述可配置子電路包括路徑加密元件。

5.如權(quán)利要求1所述的受保護電路，其中所述一個或多個邏輯加密元件分布在所述邏輯元件的網(wǎng)絡(luò)中。

6.如權(quán)利要求1所述的受保護電路，其中存儲單元包括相關(guān)電子開關(guān)(CES)。

7.如權(quán)利要求1所述的受保護電路，其中所述一個或多個邏輯加密元件的存儲單元在制造時存儲第一二進制值，并且其中所述寫入電路能操作來將第二二進制值寫入到所述一個或多個邏輯加密元件的存儲單元，但不能寫入所述第一二進制值。

8.如權(quán)利要求1所述的受保護電路，還包括接口，該接口能操作來接收施加到所述受保護電路的編程信號，其中所述寫入電路響應(yīng)于所述接口來取決于所述編程信號將值寫入到存儲單元。

9.一種非暫態(tài)計算機可讀介質(zhì)，包含描述如權(quán)利要求1所述的受保護電路的硬件描述語言的指令。

10.一種受保護電路，包括：

多個邏輯元件；

多個存儲單元；以及

多個可重配置子電路，每個可重配置子電路由所述多個存儲單元中的存儲單元中存儲的至少一個值配置，

其中所述多個邏輯元件和所述多個可重配置子電路被耦合來形成具有一個或多個輸入節(jié)點和一個或多個輸出節(jié)點的邏輯電路，并且

其中當(dāng)所述多個存儲單元中存儲的值匹配規(guī)定的密鑰值的分量時，所述一個或多個輸入節(jié)點處的值到所述一個或多個輸出節(jié)點處的值的映射對應(yīng)于期望的映射，

其中，所述受保護電路還包括寫入電路，該寫入電路能操作來將值寫入到所述多個存儲單元。

11.如權(quán)利要求10所述的受保護電路，其中所述多個可重配置子電路中的可配置子電路包括以存儲單元中存儲的值作為選擇輸入的復(fù)用器。

12.如權(quán)利要求10所述的受保護電路，其中所述多個可重配置子電路中的可配置子電路包括以存儲單元中存儲的值作為第一輸入的異或邏輯門或者異或非邏輯門。

13.如權(quán)利要求10所述的受保護電路，其中所述多個可重配置子電路中的可配置子電路包括路徑加密元件。

14.如權(quán)利要求10所述的受保護電路，其中所述一個或多個邏輯加密元件分布在所述邏輯電路中。

15.如權(quán)利要求10所述的受保護電路，其中所述多個存儲單元中的至少一個存儲單元包括相關(guān)電子開關(guān)(CES)。

16.如權(quán)利要求10所述的受保護電路，其中所述多個存儲單元中的至少一個存儲單元包括非易失性存儲單元。