[發(fā)明專利]直接鍵合原生互連件和有源基部管芯

在審

• 申請?zhí)枺?/td>: 201780075216.6
• 申請日: 2017-10-04
• 公開（公告）號: CN110088897A
• 公開（公告）日: 2019-08-02
• 發(fā)明（設(shè)計）人: J·A·德拉克魯斯;S·L·泰格;黃紹武;W·C·普蘭斯;D·E·菲施
• 申請（專利權(quán)）人: 艾克瑟爾西斯公司
• 主分類號: H01L25/065
• 分類號: H01L25/065;H01L23/538;H01L23/00
• 代理公司: 北京市金杜律師事務(wù)所 11256
• 代理人: 酆迅;董典紅

本發(fā)明提供了直接鍵合的原生互連件和有源基部管芯。在微電子架構(gòu)中，有源管芯或小芯片經(jīng)由其芯級導(dǎo)體連接到有源基部管芯。這些原生互連件提供了短數(shù)據(jù)路徑，這放棄了標(biāo)準(zhǔn)接口的所述開銷。由于所述原生互連件耦接到位，所述系統(tǒng)保存再分布路由。所述基部管芯可包含定制邏輯，允許所述附接的管芯提供存儲函數(shù)。所述架構(gòu)可連接來自在不同的電壓下操作的各種工藝節(jié)點的不同互連件類型和小芯片。所述基部管芯可具有用于驅(qū)動的狀態(tài)元件。所述基部管芯上的功能塊接收來自不同小芯片的原生信號，并且與所有附接的小芯片通信。所述小芯片可共享所述基部管芯的處理資源和存儲器資源。路由阻塞很小，從而改善了信號質(zhì)量和定時。所述系統(tǒng)能夠以雙倍數(shù)據(jù)速率或四倍數(shù)據(jù)速率操作。所述架構(gòu)有利于ASIC、ASSP和FPGA IC以及神經(jīng)網(wǎng)絡(luò)，從而減少了占用面積和功率要求。

相關(guān)專利申請

本專利申請要求2016年10月7日提交的Delacruz的美國臨時專利申請No.62/405,833的優(yōu)先權(quán)，其名稱為“Native Inter-die Interconnect'’，其全文以引用方式并入本文。

技術(shù)領(lǐng)域

本發(fā)明總的來說涉及電子電路，更具體地涉及電壓源。

背景技術(shù)

在微電子系統(tǒng)中，電子電路被制成在晶片或半導(dǎo)體材料(諸如硅)上。具有電子電路的晶片可鍵合到一個或多個其他晶片上，鍵合到單獨的管芯上，或者其自身被切割成多個管芯，每個管芯包含電路的復(fù)制品。具有功能集成電路的每個管芯被稱為微芯片或“芯片”。當(dāng)來自功能庫的特定功能被指派給單獨的芯片時，或者當(dāng)大的單片芯片被較小芯片的集合模擬時，這些較小芯片或具有特定或?qū)Ｓ泄δ艿男酒杀环Q為“小芯片”。如本文所用，小芯片通常是指單個管芯上的完整子系統(tǒng)IP芯(知識產(chǎn)權(quán)芯)，可重復(fù)使用的邏輯單元。小芯片庫可用于提供常規(guī)或完善的IP塊功能。

常規(guī)上，微芯片和小芯片需要標(biāo)準(zhǔn)接口來彼此通信和交互，并且具有構(gòu)成微電子器件的較大微電子布局。在行業(yè)內(nèi)預(yù)期會使用此類標(biāo)準(zhǔn)接口，并且認(rèn)為這是理所當(dāng)然的。在行業(yè)內(nèi)假設(shè)需要輸入和輸出(I/O)的每個邏輯塊將通過包括至少一些I/O協(xié)議的標(biāo)準(zhǔn)接口工作。標(biāo)準(zhǔn)接口可被正式定義為：

“兩個系統(tǒng)之間或一個系統(tǒng)的部件之間(例如，處理器與外圍設(shè)備之間)的互連點，在該互連點處所有物理參數(shù)、電參數(shù)和邏輯參數(shù)均符合預(yù)先確定值并且在其他情況下共同使用。可以基于制造商、行業(yè)或國際用途將接口歸類為標(biāo)準(zhǔn)接口。處理器的I/O通道可歸類為標(biāo)準(zhǔn)接口，因為它們對于該類型的所有處理器是公用的，或?qū)τ诓恢挂环N類型的外圍設(shè)備是共用的，但它們可以是制造商特有的。一些接口是事實上的行業(yè)標(biāo)準(zhǔn)，可用于連接來自不同供應(yīng)商的器件。其他界面通過行業(yè)協(xié)會或國際委員會或聯(lián)盟內(nèi)的協(xié)議進(jìn)行標(biāo)準(zhǔn)化”(《計算字典2004》，牛津大學(xué)出版社2004年首次出版)。

標(biāo)準(zhǔn)接口和I/O協(xié)議提供了良好特征的輸出，這些輸出具有足夠大的驅(qū)動器為各種輸出負(fù)載供電，并提供其他有益效果，諸如電壓調(diào)平和具有靜電放電(ESD)保護(hù)的緩沖輸入。這些有益效果的折衷是，由給定微芯片的特定邏輯或“芯IP”產(chǎn)生的原生信號必須被適配、修改并且通常被路由，以對標(biāo)準(zhǔn)接口具有合適的兼容性。標(biāo)準(zhǔn)接口繼而又使多個獨立芯片能夠根據(jù)標(biāo)準(zhǔn)化協(xié)議以標(biāo)準(zhǔn)化方式彼此“通話”，因為這些接口具有標(biāo)準(zhǔn)的引腳幾何結(jié)構(gòu)、設(shè)計的串行化、標(biāo)準(zhǔn)電壓、標(biāo)準(zhǔn)定時等，以實現(xiàn)共同的兼容性。但小芯片和由此產(chǎn)生的3D堆疊IC結(jié)構(gòu)往往更大、更復(fù)雜、更昂貴、產(chǎn)生更多的熱量，而且比其支持車載標(biāo)準(zhǔn)接口和I/O協(xié)議所需的耗電量更大。

發(fā)明內(nèi)容

本發(fā)明提供了直接鍵合的原生互連件和有源基部管芯。原生互連件是直接在管芯的原生導(dǎo)體與第二管芯的導(dǎo)體之間形成的金屬至金屬鍵合，從而放棄了對標(biāo)準(zhǔn)接口的復(fù)雜性和開銷的需要。管芯的原生導(dǎo)體是電導(dǎo)體，該電導(dǎo)體對管芯的原始信號或原生信號具有電接觸，在特定管芯的核心功能邏輯級上操作，而不需要對信號進(jìn)行顯著修改以便與其他管芯連接。