[發明專利]用于重復寫入存儲器的可編程數據樣式

有效

• 申請號: 201780072822.2
• 申請日: 2017-11-07
• 公開（公告）號: CN110023914B
• 公開（公告）日: 2023-06-02
• 發明（設計）人: S·湯米施瑪;K·S·貝恩斯
• 申請（專利權）人: 索尼公司
• 主分類號: G06F12/02
• 分類號: G06F12/02;G06F9/30;G06F3/06;G06F13/40
• 代理公司: 北京康信知識產權代理有限責任公司 11240
• 代理人: 余剛

用于重復寫入存儲器的可編程數據樣式可以使得能夠高效地將數據樣式寫入多個存儲器位置，而無需針對每次寫入發送數據樣式。在一個實施例中，存儲器設備包括：輸入/輸出(I/O)電路，其用于接收命令；寄存器，其用于存儲值，該值用于指示響應于接收到命令要寫入的數據樣式的源；以及存取電路，其用于響應于接收到命令而基于由寄存器中的值指示的源將數據樣式寫入存儲器。

優先權要求

本申請根據35U.S.C.§365(c)要求享有2016年12月27日提交的題為“PROGRAMMABLE?DATA?PATTERN?FOR?REPEATED?WRITES?TO?MEMORY”的美國申請第15/391,684號的優先權，其全部內容通過引用結合于此。

技術領域

本說明書總體上涉及存儲器，并且更具體地，涉及用于重復寫入存儲器而不要求針對每次寫入發送數據樣式(data?pattern)的可編程數據樣式。

版權聲明/許可

本專利文件的公開內容的部分可能包含受版權保護的材料。版權所有者不反對任何人復制專利和商標局專利文件或記錄中出現的專利文件或專利公開內容，但在其他方面保留所有版權。版權聲明適用于以下描述的和在隨附的附圖中的所有數據以及下面描述的任何軟件：版權所有2016，Intel公司，保留所有權利。

背景技術

存儲器資源用于在電子設備和其他計算環境中存儲信息。典型地通過由存儲器控制器發送的命令對存儲器資源進行存取。例如，存儲器控制器通過信號線將讀取命令和寫入命令發送到存儲器設備，信號線包括用于傳輸命令的命令信號線和用于傳輸數據的數據信號線。通過數據信號線傳輸數據經常是限制系統性能的瓶頸，并且還可能消耗大量功率。

發明內容

根據本公開的實施例，提供了一種存儲器設備，包括：輸入/輸出(I/O)電路，其用于從存儲器控制器接收寫入數據樣式的第一命令，以及接收第二命令；寄存器，其用于存儲指示響應于接收到所述第二命令要寫入的數據樣式的源的值；以及存取電路，其用于響應于接收到所述第二命令而基于所述寄存器中的指示所述源為所述存儲器設備的數據信號線的值將根據所述第一命令鎖存的數據樣式寫入存儲器，所述數據信號線與所述存儲器設備和所述存儲器控制器之間的數據總線耦合。

根據本公開的另一實施例，提供了一種存儲器控制器，包括：命令電路，其用于：生成將數據樣式寫入存儲器設備的第一命令；生成第二命令，其中，響應于所述第二命令要被寫入的所述數據樣式的源是基于寄存器的，并且生成用于對所述寄存器進行編程以指示響應于接收到所述第二命令要被寫入的所述數據樣式的源的第三命令；以及輸入/輸出(I/O)電路，其用于：將所述第三命令發送至所述存儲器設備以對所述寄存器進行編程，發送寫入所述數據樣式的第一命令；并且發送所述第二命令以使得基于所述寄存器中的指示所述源為所述存儲器設備的數據信號線的值將根據所述第一命令的數據樣式寫入，所述數據信號線與所述存儲器設備和所述存儲器控制器之間的數據總線耦合。

根據本公開的又一實施例，提供了一種存儲器系統，包括：處理器；以及存儲器設備，其與所述處理器通信地耦合，所述存儲器設備包括：輸入/輸出(I/O)電路，其用于從存儲器控制器接收寫入數據樣式的第一命令，以及接收第二命令；寄存器，其用于存儲指示響應于接收到所述第二命令要寫入的數據樣式的源的值；以及存取電路，其用于響應于接收到所述第二命令而基于所述寄存器中指示所述源為所述存儲器設備的數據信號線的值將根據所述第一命令鎖存的數據樣式寫入存儲器，所述數據信號線與所述存儲設備和所述存儲器控制器之間的數據總線耦合。

附圖說明