[發明專利]用于自對準多重圖案化技術的間隙壁形成

有效

• 申請號: 201780071268.6
• 申請日: 2017-09-19
• 公開（公告）號: CN109997211B
• 公開（公告）日: 2020-10-02
• 發明（設計）人: 埃里克·柳;阿基特若·高
• 申請（專利權）人: 東京毅力科創株式會社
• 主分類號: H01L21/027
• 分類號: H01L21/027;H01L21/3065;H01L21/02;H01L29/66;H01L21/67
• 代理公司: 北京集佳知識產權代理有限公司 11227
• 代理人: 杜誠;劉敏

描述了用于自對準多重圖案化(SAMP)技術的間隙壁形成的系統和方法的實施方式。在實施方式中，方法包括提供具有間隙壁的襯底，該間隙壁具有保形涂層。方法還可以包括執行間隙壁凝固處理過程。此外，方法可以包括在襯底上執行蝕刻和清潔過程。此外，方法可以包括對間隙壁處理過程以及蝕刻和清潔過程進行控制，以實現間隙壁形成目標。

相關申請的引用

本申請要求2016年9月20日提交的、名稱為“用于自對準多重圖案化技術的間隙壁形成”的美國臨時申請第62/396,952號的優先權，該申請的全部內容通過引用并入本文中。

技術領域

本發明涉及用于襯底處理的系統和方法，更具體地，涉及用于自對準多重圖案化(SAMP)技術的間隙壁形成的方法和系統。

背景技術

SAMP技術已經用于鰭式場效應晶體管(FinFET)器件的部件等的形成。尺寸縮小是集成電路處理的發展中的驅動力之一。通過減小尺寸，能夠獲得成本效益和設備性能的提高。這種可伸縮性在處理流程中產生了不可避免的復雜性，特別是在圖案化技術上。SAMP技術已經廣泛適用于亞 -22nm FinFET體系結構中，并且SAMP技術利用額外的間隙壁蝕刻步驟來實現節距減小的要求。傳統的SAMP流程具有幾個步驟，包括芯蝕刻、間隙壁沉積、間隙壁蝕刻以及芯拉伸。在這種方法中，最終特征臨界尺寸 (CD)由間隙壁沉積厚度和間隙壁物理特征來控制，例如線邊緣粗糙度 (LER)和線寬粗糙度(LWR)。

利用傳統的SAMP方法，間隙壁蝕刻通常會經受最終間隙壁外形(諸如間隙壁刻面(spacer facet))的變形和CD損失。然而，維持間隙壁外形和CD是重要的，因為間隙壁外形對于俯仰行走效應(pitch-walking effect)、掩膜預算(mask budget)以及以最終結構為目標的CD具有顯著影響。

現有處理技術的進一步問題包括由于不均勻蝕刻以及缺乏柵極芯材料和間隙壁材料之間的選擇性而造成的間隙壁高度損失。此外，間隙壁材料的蝕刻不足可能導致間隙壁基腳(footing)、芯至間隙壁之間的臺階高度差等。這樣的制造缺陷可能導致進一步的設備缺陷，降低產品生產率，限制制造設備的規模等。

發明內容

描述了用于SAMP技術的用于間隙壁形成的系統和方法的實施方式。在一個實施方式中，方法包括提供具有間隙壁的襯底，該間隙壁具有保形涂層。方法還可以包括執行間隙壁凝固處理過程。此外，方法可以包括在襯底上執行蝕刻和清潔過程。此外，方法可以包括對間隙壁處理過程以及蝕刻和清潔過程進行控制，以實現間隙壁形成目標。

系統的實施方式可以包括離子蝕刻室和耦合至離子蝕刻室的控制器。在一個實施方式中，反應離子蝕刻室可以被配置成接收具有間隙壁的襯底，其中該間隙壁具有保形涂層，執行間隙壁凝固處理過程，以及在襯底上執行蝕刻和清潔過程。在一個實施方式中，控制器可以被配置成對間隙壁處理過程以及蝕刻和清潔過程進行控制，以實現間隙壁形成目標。

附圖說明

被納入并構成本說明書的一部分的附圖圖示了本發明的實施方式，并且與上面給出的本發明的一般性描述和下面給出的詳細描述一起用于描述本發明。

圖1是示出了被配置用于SAMP技術的間隙壁形成的等離子體蝕刻系統的一個實施方式的示意性框圖。

圖2A是示出了用于間隙壁形成的工件的一個實施方式的示意性剖面圖。

圖2B是示出了用于間隙壁形成的工件的一個實施方式的示意性剖面圖。

圖3A是示出了來源于圖2A-2B的過程的工件的剖面的示意性剖面圖。

圖3B是示出了與圖2A-2B的過程關聯的制造問題的剖面圖。

圖4A是示出了來源于圖2A-2B的過程的工件的剖面的示意性剖面圖。