[發明專利]電壓箝位電路

在審

• 申請號: 201780069230.5
• 申請日: 2017-12-04
• 公開（公告）號: CN109923493A
• 公開（公告）日: 2019-06-21
• 發明（設計）人: 謝田靈
• 申請（專利權）人: 德州儀器公司
• 主分類號: G05F1/618
• 分類號: G05F1/618;H03M1/12
• 代理公司: 北京律盟知識產權代理有限責任公司 11287
• 代理人: 林斯凱

1.一種電壓箝位電路，其包括：

比較器環路電路，其包括：

比較器，其經配置以將在輸入節點處提供的輸入電壓與箝位電壓進行比較；及

晶體管網絡，其將電壓軌與所述輸入節點互連，所述比較器經配置以響應于所述輸入電壓超過所述對應箝位電壓而激活所述晶體管網絡以將所述輸入電壓設定為大約等于所述箝位電壓。

2.根據權利要求1所述的電路，其中至少一個比較器中的每一者被配置成晶體管的自偏置共柵極布置。

3.根據權利要求1所述的電路，其中所述比較器包括：

第一對晶體管，其包括與所述比較器的輸出對應的共同耦合的控制端子，其中所述第一對晶體管中的一者包括耦合到所述輸入節點的端子且所述第一對晶體管中的另一者包括耦合到所述箝位電壓的端子；及

第二對晶體管，其被布置成由靜態電流源控制的電流鏡，其中所述第二對晶體管中的每一者包括耦合到所述電壓軌的第一端子及耦合到所述第一對晶體管中的每一者的第二相應端子的第二端子。

4.根據權利要求1所述的電路，其中所述晶體管網絡包括：

第一晶體管，其由所述比較器的輸出激活；

第二晶體管，其將所述輸入節點與所述電壓軌互連且由所述第一晶體管控制。

5.根據權利要求4所述的電路，其中所述晶體管網絡包括耦合到所述電壓軌及所述第一晶體管的第三晶體管，所述第三晶體管經由第一偏置電壓而被控制以與所述第一晶體管協作來控制所述第二晶體管。

6.根據權利要求1所述的電路，其中所述箝位電壓為可編程的，且其中所述比較器環路電路經配置以響應于所述輸入電壓超過所述箝位電壓而將所述輸入節點耦合到所述電壓軌以將所述輸入電壓設定為大約等于所述箝位電壓。

7.根據權利要求1所述的電路，其進一步包括耦合于所述電壓軌與所述比較器環路電路之間的電壓產生器，所述電壓產生器經配置以產生所述箝位電壓，其中所述比較器環路電路經配置以基于所述比較器檢測到所述輸入電壓超過所述箝位電壓而將所述輸入節點耦合到所述電壓產生器的所述箝位電壓以將所述輸入電壓設定為大約等于所述箝位電壓。

8.根據權利要求1所述的電路，其中所述箝位電壓包括低箝位電壓及高箝位電壓，其中所述比較器環路電路包括：

第一比較器環路電路，其包括：

第一比較器，其經配置以將所述輸入電壓與所述低箝位電壓進行比較且響應于所述輸入電壓降低到小于所述低箝位電壓而斷言所述第一比較器的輸出；及

第一晶體管網絡，其將所述輸入節點與高電壓軌互連，所述第一比較器經配置以響應于所述輸入電壓降低到小于所述低箝位電壓而激活所述第一晶體管網絡以將所述輸入電壓設定為大約等于所述低箝位電壓；以及

第二比較器環路電路，其包括：

第二比較器，其經配置以將所述輸入電壓與所述高箝位電壓進行比較且響應于所述輸入電壓增加到大于所述高箝位電壓而斷言所述第二比較器的輸出；及

第二晶體管網絡，其將所述輸入節點與低電壓軌互連，所述第一比較器經配置以響應于所述輸入電壓增加到大于所述高箝位電壓而激活所述第一晶體管網絡以將所述輸入電壓設定為大約等于所述高箝位電壓。

9.一種包括根據權利要求1所述的電壓箝位電路的模/數轉換器ADC系統，所述ADC系統進一步包括：

輸入電阻器，其連接于模擬電壓輸入與所述輸入節點之間，基于在所述模擬電壓輸入處提供的模擬電壓而在所述輸入節點處產生所述輸入電壓；及

ADC，其耦合到所述輸入節點且經配置以基于所述輸入電壓而產生數字信號。