[發(fā)明專利]用于晶片檢驗臨界區(qū)域的產(chǎn)生的方法及系統(tǒng)

有效

• 申請?zhí)枺?/td>: 201780068638.0
• 申請日: 2017-10-27
• 公開（公告）號: CN109952635B
• 公開（公告）日: 2023-06-09
• 發(fā)明（設計）人: P·俄珀魯里;R·馬內(nèi)帕利;A·V·庫爾卡尼;S·巴納吉;J·柯克蘭
• 申請（專利權）人: 科磊股份有限公司
• 主分類號: H01L21/66
• 分類號: H01L21/66;H01L21/67
• 代理公司: 北京律盟知識產(chǎn)權代理有限責任公司 11287
• 代理人: 劉麗楠

本發(fā)明揭示一種方法，其包含：接收一或多組晶片數(shù)據(jù)；從所述一或多組晶片數(shù)據(jù)中的一或多個層中的一或多個形狀識別一或多個基元；將所述一或多個基元中的每一者分類為特定基元類型；識別所述一或多個基元中的每一者的一或多個基元特性；產(chǎn)生所述一或多個基元的基元數(shù)據(jù)庫；基于所述基元數(shù)據(jù)庫來產(chǎn)生一或多個規(guī)則；接收一或多組設計數(shù)據(jù)；將所述一或多個規(guī)則應用于所述一或多組設計數(shù)據(jù)以識別一或多個臨界區(qū)域；及產(chǎn)生用于檢驗子系統(tǒng)的包含所述一或多個臨界區(qū)域的一或多個晶片檢驗方案。

相關申請案的交叉參考

本申請案主張名為普拉薩尼·吳帕路瑞(Prasanti?Uppaluri)、拉杰什·曼娜帕里(Rajesh?Manepalli)、阿肖克·庫爾卡尼(Ashok?Kulkarni)、塞巴·班納吉(SaibalBanerjee)及約翰·柯克蘭(John?Kirkland)的發(fā)明者于2016年11月8日申請的標題為“從設計數(shù)據(jù)及樣本圖像實例自動產(chǎn)生檢測區(qū)的方法(A?METHOD?FOR?AUTOMATIC?GENERATIONOFINSPECTION?REGIONS?FROM?DESIGN?DATA?AND?SAMPLE?IMAGE?EXAMPLES)”的第201641038208號印度臨時專利申請案的優(yōu)先權，所述申請案的全部內(nèi)容以引用的方式并入本文中。

技術領域

本發(fā)明涉及晶片檢驗及重檢，且更特定來說，本發(fā)明涉及基于設計數(shù)據(jù)、SEM(掃描電子顯微鏡)樣品圖像、表示設計意圖的高分辨率圖像或用于產(chǎn)生一或多個晶片檢驗方案的模擬圖像來產(chǎn)生一或多個臨界區(qū)域。

背景技術

制造例如邏輯及存儲器裝置的半導體裝置通常包含：使用大量半導體制造工藝來處理例如半導體晶片的襯底以形成半導體裝置的各種特征及多個層級。多個半導體裝置可制造于單個半導體晶片上的布置中且接著分離成個別半導體裝置。

半導體裝置會在制造工藝期間產(chǎn)生缺陷。在半導體制造工藝期間的各種步驟中執(zhí)行檢驗過程以檢測樣本上的缺陷。檢驗過程是制造例如集成電路的半導體裝置的重要部分，隨著半導體裝置的尺寸減小，其變成成功制造可接受半導體裝置的越來越重要部分。例如，隨著半導體裝置的尺寸減小，檢測缺陷已變得非常迫切，這是因為即使缺陷相對較小也會引起半導體裝置中的無用像差。

缺陷檢測的方法包含：產(chǎn)生具有一或多個臨界區(qū)域的一或多個晶片檢驗方案，所述一或多個臨界區(qū)域基于晶片設計數(shù)據(jù)、表示設計意圖的SEM或高分辨率光學檢驗圖像或模擬圖像。然而，界定臨界區(qū)域的這些方法會較復雜及/或計算量大，因此需要檢驗專業(yè)知識。另外，界定臨界區(qū)域的這些方法會導致范圍過度受限而可能遺漏缺陷的晶片檢驗方案。此外，這些方法可能會遺漏缺陷，因為一或多個缺陷及信號噪聲是不可分離的(即，缺陷迷失于噪聲中)。因而，將期望提供一種用于改進晶片檢驗及缺陷分類的解決方案以解決制造問題且提供改進晶片檢驗能力。

發(fā)明內(nèi)容