[發(fā)明專(zhuān)利]矩陣操作的動(dòng)態(tài)剔除

在審

• 申請(qǐng)?zhí)枺?/td>: 201780064277.2
• 申請(qǐng)日: 2017-08-19
• 公開(kāi)（公告）號(hào): CN110392903A
• 公開(kāi)（公告）日: 2019-10-29
• 發(fā)明（設(shè)計(jì)）人: D·M·莫洛尼;X·徐
• 申請(qǐng)（專(zhuān)利權(quán)）人: 莫維迪厄斯有限公司
• 主分類(lèi)號(hào): G06T15/08
• 分類(lèi)號(hào): G06T15/08;G06T7/50
• 代理公司: 上海專(zhuān)利商標(biāo)事務(wù)所有限公司 31100
• 代理人: 李煒;錢(qián)慰民

1.一種裝置，包括：

數(shù)據(jù)處理器；

存儲(chǔ)器，用于存儲(chǔ)來(lái)自存儲(chǔ)器的體積數(shù)據(jù)結(jié)構(gòu)，其中，所述體積數(shù)據(jù)結(jié)構(gòu)以多個(gè)細(xì)節(jié)層次表示特定體積內(nèi)的幾何結(jié)構(gòu)，所述特定體積包括處于所述多個(gè)細(xì)節(jié)層次中的第一最低細(xì)節(jié)層次的多個(gè)體素，所述體積數(shù)據(jù)結(jié)構(gòu)中的第一條目用于表示處于所述第一細(xì)節(jié)層次的所述多個(gè)體素中的每個(gè)體素中的幾何結(jié)構(gòu)，所述第一條目包括用于處于所述第一細(xì)節(jié)層次的所述多個(gè)體素中的每個(gè)體素的二進(jìn)制值，并且所述二進(jìn)制值指示幾何結(jié)構(gòu)是否存在于所述特定體積的由相應(yīng)的體素限定的對(duì)應(yīng)子體積內(nèi)；

電路系統(tǒng)，所述電路系統(tǒng)用于：

至少部分地基于所述第一條目的所述二進(jìn)制值從所述體積數(shù)據(jù)結(jié)構(gòu)識(shí)別操作集的要跳過(guò)的第一部分，其中，所述操作集包括與所述體積數(shù)據(jù)結(jié)構(gòu)相關(guān)聯(lián)的操作；以及

使得所述操作集的除所述第一部分之外的第二部分被執(zhí)行，其中，所述第一部分中的操作將被跳過(guò)。

2.如權(quán)利要求1所述的裝置，其中，所述操作集包括三維(3D)矩陣乘法操作，并且所述體積數(shù)據(jù)結(jié)構(gòu)包括3D矩陣。

3.如權(quán)利要求2所述的裝置，其中，使用所述體積數(shù)據(jù)結(jié)構(gòu)在卷積操作中執(zhí)行所述3D矩陣乘法操作。

4.如權(quán)利要求1-3中的任一項(xiàng)所述的裝置，其中，所述操作集包括存儲(chǔ)器取出。

5.如權(quán)利要求4所述的裝置，其中，所述存儲(chǔ)器取出包括要與所述體積數(shù)據(jù)結(jié)構(gòu)相乘的3D權(quán)重矩陣中的權(quán)重值的取出。

6.如權(quán)利要求1-5中的任一項(xiàng)所述的裝置，其中，所述體積數(shù)據(jù)結(jié)構(gòu)進(jìn)一步包括第二條目的集合，所述第二條目中的每個(gè)第二條目表示處于所述多個(gè)細(xì)節(jié)層次中的第二細(xì)節(jié)層次的體素，所述第二條目中的每個(gè)第二條目與處于所述第一細(xì)節(jié)層次的體素中的、由所述二進(jìn)制值中的相應(yīng)的一個(gè)二進(jìn)制值標(biāo)識(shí)為包含幾何結(jié)構(gòu)的對(duì)應(yīng)的一個(gè)體素相對(duì)應(yīng)，并且所述第二條目中的每個(gè)第二條目包括用于處于所述第二細(xì)節(jié)層次的多個(gè)體素中的每個(gè)體素的、用于指示幾何結(jié)構(gòu)是否存在于處于所述第二細(xì)節(jié)層次的相應(yīng)體素內(nèi)的二進(jìn)制值。

7.如權(quán)利要求6所述的裝置，其中，所述第一條目中的二進(jìn)制值指示處于所述第一細(xì)節(jié)層次的第一數(shù)量的體素由幾何結(jié)構(gòu)占據(jù)且處于所述第一細(xì)節(jié)層次的第二數(shù)量的體素是空白的，所述第二條目的集合由所述第一數(shù)量的第二條目組成，在所述第二條目的集合中，對(duì)于處于所述第二細(xì)節(jié)層次的、表示處于所述第一細(xì)節(jié)層次的體素的被指示為空白的子體積的體素，條目被省略。

8.如權(quán)利要求6-7中的任一項(xiàng)所述的裝置，其中，處于所述第一細(xì)節(jié)層次的體素包括64個(gè)體素，所述第一條目中的二進(jìn)制值包括64個(gè)二進(jìn)制值，并且處于所述第二細(xì)節(jié)層次的體素表示處于所述第一細(xì)節(jié)層次的64個(gè)體素中的每個(gè)體素的64個(gè)子體積。

9.如權(quán)利要求1-8中的任一項(xiàng)所述的裝置，其中，跳過(guò)操作的所述第一部分包括：禁用電路系統(tǒng)的、用于執(zhí)行操作的所述第一部分的至少一部分。

10.如權(quán)利要求1-9中的任一項(xiàng)所述的裝置，其中，所述體積數(shù)據(jù)結(jié)構(gòu)中的每個(gè)體素由至少兩個(gè)位表示，并且所述至少兩個(gè)位中的一個(gè)位包括用于指示相應(yīng)體素是否包括幾何結(jié)構(gòu)的二進(jìn)制值。

11.一種裝置，包括：

數(shù)據(jù)處理器；以及

位圖生成電路系統(tǒng)，所述位圖生成電路系統(tǒng)用于：

標(biāo)識(shí)神經(jīng)網(wǎng)絡(luò)內(nèi)的多個(gè)層中的第一層的輸出；以及

從所述輸出確定包括二進(jìn)制矩陣的位圖；

控制器，所述控制器用于：

基于所述位圖確定對(duì)于所述多個(gè)層中的第二層要跳過(guò)的操作的特定子集；以及

使得對(duì)于所述第二層要執(zhí)行除操作的所述特定子集之外的操作，其中，操作的所述特定子集被跳過(guò)。

12.如權(quán)利要求11所述的裝置，其中，所述神經(jīng)網(wǎng)絡(luò)包括卷積神經(jīng)網(wǎng)絡(luò)(CNN)。