[發(fā)明專利]在3D存儲(chǔ)器的讀取恢復(fù)階段期間減少熱電子注入類型的讀取干擾

有效

• 申請(qǐng)?zhí)枺?/td>: 201780057551.3
• 申請(qǐng)日: 2017-09-10
• 公開（公告）號(hào): CN109716440B
• 公開（公告）日: 2023-06-06
• 發(fā)明（設(shè)計(jì)）人: 陳宏燕;盧景煌;趙偉
• 申請(qǐng)（專利權(quán)）人: 桑迪士克科技有限責(zé)任公司
• 主分類號(hào): G11C16/34
• 分類號(hào): G11C16/34;G11C16/26
• 代理公司: 北京市柳沈律師事務(wù)所 11105
• 代理人: 邱軍

1.一種存儲(chǔ)器設(shè)備，包括：

多個(gè)NAND串(NS1,NS2,700n,710n,720n和730n)，所述多個(gè)NAND串在堆疊體(610)中垂直地延伸，每個(gè)NAND串包括源極端(613)、位于所述源極端處的源極側(cè)選擇柵極晶體管(701,721,741,761)、漏極端(615)、與源極側(cè)數(shù)據(jù)存儲(chǔ)器單元(704,724,744,764)相鄰的虛設(shè)存儲(chǔ)器單元(703,723,743,763)、以及位于所述源極側(cè)數(shù)據(jù)存儲(chǔ)器單元與所述漏極端之間的多個(gè)非源極側(cè)數(shù)據(jù)存儲(chǔ)器單元(705-714,725-734,745-754,765-774)；

虛設(shè)字線(WLDS1)，所述虛設(shè)字線連接到所述虛設(shè)存儲(chǔ)器單元；

多個(gè)數(shù)據(jù)字線(WLL0-WLL10)，所述多個(gè)數(shù)據(jù)字線包括連接到所述源極側(cè)數(shù)據(jù)存儲(chǔ)器單元的源極側(cè)數(shù)據(jù)字線(WLL0)以及連接到所述非源極側(cè)數(shù)據(jù)存儲(chǔ)器單元的非源極側(cè)數(shù)據(jù)字線(WLL1-WLL10)；和

控制電路(110,122)，所述控制電路被配置為將控制柵極讀取電平(VvA,VvB,VcC,VrA,VrB,VrC)處的電壓施加到所述多個(gè)數(shù)據(jù)字線中的選定數(shù)據(jù)字線，同時(shí)感測(cè)連接到所述選定數(shù)據(jù)字線的存儲(chǔ)器單元，并且同時(shí)將讀取通過(guò)電平(V讀取通過(guò))處的電壓施加到所述多個(gè)數(shù)據(jù)字線中的未選定數(shù)據(jù)字線，隨后將所述非源極側(cè)數(shù)據(jù)字線的電壓斜降到穩(wěn)態(tài)電壓，隨后在將所述非源極側(cè)數(shù)據(jù)字線的所述電壓斜降到所述穩(wěn)態(tài)電壓之后，將所述源極側(cè)數(shù)據(jù)字線的電壓和所述虛設(shè)字線的所述電壓斜降到所述穩(wěn)態(tài)電壓。

2.根據(jù)權(quán)利要求1所述的存儲(chǔ)器設(shè)備，其中：

所述選定數(shù)據(jù)字線是所述源極側(cè)數(shù)據(jù)字線。

3.根據(jù)權(quán)利要求2所述的存儲(chǔ)器設(shè)備，其中：

所述控制電路被配置為在所述感測(cè)之后將所述源極側(cè)數(shù)據(jù)字線的所述電壓從所述控制柵極讀取電平增加到所述讀取通過(guò)電平，并且從所述讀取通過(guò)電平斜降所述源極側(cè)數(shù)據(jù)字線的所述電壓。

4.根據(jù)權(quán)利要求1所述的存儲(chǔ)器設(shè)備，其中：

所述選定數(shù)據(jù)字線是所述非源極側(cè)數(shù)據(jù)字線中的一個(gè)非源極側(cè)數(shù)據(jù)字線。

5.根據(jù)權(quán)利要求1所述的存儲(chǔ)器設(shè)備，還包括：

附加虛設(shè)存儲(chǔ)器單元(702,722,742,762)，所述附加虛設(shè)存儲(chǔ)器單元在每個(gè)NAND串中位于所述源極端與所述虛設(shè)存儲(chǔ)器單元之間；和

附加虛設(shè)字線(WLDS0)，所述附加虛設(shè)字線連接到所述附加虛設(shè)存儲(chǔ)器單元，其中所述控制電路被配置為從所述讀取通過(guò)電平斜降所述附加虛設(shè)字線的電壓，并發(fā)地進(jìn)行所述源極側(cè)數(shù)據(jù)字線的所述電壓的斜降。

6.根據(jù)權(quán)利要求1所述的存儲(chǔ)器設(shè)備，其中：

每個(gè)NAND串包括溝道材料；并且

對(duì)于每個(gè)NAND串，所述溝道材料包括位于所述虛設(shè)存儲(chǔ)器單元與所述源極側(cè)選擇柵極晶體管之間的外延硅(665a)與多晶硅(665b)之間的接口(665i)。

7.根據(jù)權(quán)利要求1所述的存儲(chǔ)器設(shè)備，其中：

所述非源極側(cè)數(shù)據(jù)字線的所述電壓的斜降和所述源極側(cè)數(shù)據(jù)字線的所述電壓的斜降是從所述讀取通過(guò)電平開始的。

8.根據(jù)權(quán)利要求1所述的存儲(chǔ)器設(shè)備，其中：

所述非源極側(cè)數(shù)據(jù)字線的所述電壓的斜降和所述源極側(cè)數(shù)據(jù)字線的所述電壓的斜降是從所述讀取通過(guò)電平到0V的。

9.根據(jù)權(quán)利要求1所述的存儲(chǔ)器設(shè)備，其中：

所述數(shù)據(jù)字線中的一個(gè)數(shù)據(jù)字線與所述源極側(cè)數(shù)據(jù)字線相鄰；并且

所述非源極側(cè)數(shù)據(jù)字線的所述電壓的斜降使得連接到所述數(shù)據(jù)字線中的一個(gè)數(shù)據(jù)字線的至少一些存儲(chǔ)器單元從導(dǎo)電狀態(tài)轉(zhuǎn)變?yōu)榉菍?dǎo)電狀態(tài)。