[發(fā)明專利]用于在基于管線的網(wǎng)絡(luò)拓?fù)渲袌?zhí)行部分重新配置的方法和設(shè)備

在審

• 申請(qǐng)?zhí)枺?/td>: 201780057066.6
• 申請(qǐng)日: 2017-08-15
• 公開（公告）號(hào): CN109690515A
• 公開（公告）日: 2019-04-26
• 發(fā)明（設(shè)計(jì)）人: E.庫斯托迪奧
• 申請(qǐng)（專利權(quán)）人: 阿爾特拉公司
• 主分類號(hào): G06F13/42
• 分類號(hào): G06F13/42
• 代理公司: 中國(guó)專利代理(香港)有限公司 72001
• 代理人: 姜冰;楊美靈

1.一種集成電路，包括：

第一處理節(jié)點(diǎn)；

第二處理節(jié)點(diǎn)；以及

總線開關(guān)，所述總線開關(guān)接收分組，并且響應(yīng)于確定所述第二處理節(jié)點(diǎn)正在經(jīng)歷部分重新配置而將所述接收的分組路由給所述第一處理節(jié)點(diǎn)。

2.如權(quán)利要求1所述的集成電路，還包括：

用于從所述第一處理節(jié)點(diǎn)和所述第二處理節(jié)點(diǎn)中的選定的一個(gè)處理節(jié)點(diǎn)接收所述分組的額外總線開關(guān)。

3.如權(quán)利要求2所述的集成電路，還包括：

用于將所述總線開關(guān)直接連接到所述額外總線開關(guān)的旁路路徑。

4. 如權(quán)利要求2所述的集成電路，還包括：

連接到所述額外總線開關(guān)的第三處理節(jié)點(diǎn)；以及

連接到所述額外總線開關(guān)的第四處理節(jié)點(diǎn)，其中所述額外總線開關(guān)將所述分組路由給所述第三處理節(jié)點(diǎn)和所述第四處理節(jié)點(diǎn)中的選定的一個(gè)處理節(jié)點(diǎn)。

5.如權(quán)利要求1所述的集成電路，其中當(dāng)所述第二處理節(jié)點(diǎn)正在經(jīng)歷部分重新配置時(shí)，所述第二處理節(jié)點(diǎn)暫時(shí)不活動(dòng)。

6.如權(quán)利要求1-5中任一權(quán)利要求所述的集成電路，其中所述總線開關(guān)包括：

第一輸入；

第二輸入；

第一復(fù)用器，所述第一復(fù)用器從所述第一輸入和所述第二輸入接收信號(hào)，并且具有連接到所述第一處理節(jié)點(diǎn)的輸出；以及

第二復(fù)用器，所述第二復(fù)用器從所述第一輸入和所述第二輸入接收信號(hào)，并且具有連接到所述第二處理節(jié)點(diǎn)的輸出。

7. 如權(quán)利要求1所述的集成電路，還包括：

存儲(chǔ)所述第一處理節(jié)點(diǎn)的地址的第一配置寄存器；以及

存儲(chǔ)所述第二處理節(jié)點(diǎn)的地址的第二配置寄存器。

8. 如權(quán)利要求7所述的集成電路，還包括：

存儲(chǔ)指示所述第一處理節(jié)點(diǎn)是否活動(dòng)的位的第三配置寄存器；以及

存儲(chǔ)指示所述第二處理節(jié)點(diǎn)是否活動(dòng)的位的第四配置寄存器。

9.一種操作包括主機(jī)處理器和協(xié)處理器的系統(tǒng)的方法，所述方法包括：

初始化所述協(xié)處理器，其中所述協(xié)處理器包括按混合共享管線式拓?fù)溥B接的多個(gè)處理節(jié)點(diǎn)；

在初始化所述協(xié)處理器之后，對(duì)所述多個(gè)處理節(jié)點(diǎn)中的選定的處理節(jié)點(diǎn)執(zhí)行部分重新配置；以及

在所述選定的處理節(jié)點(diǎn)正在經(jīng)歷部分重新配置時(shí)，將分組從所述協(xié)處理器發(fā)送到所述主機(jī)處理器。

10.如權(quán)利要求9所述的方法，還包括：

在所述選定的處理節(jié)點(diǎn)正在經(jīng)歷部分重新配置時(shí)，利用所述主機(jī)處理器，停頓到所述選定的處理節(jié)點(diǎn)的業(yè)務(wù)。

11.如權(quán)利要求9-10中任一權(quán)利要求所述的方法，其中初始化所述協(xié)處理器包括：將相應(yīng)地址指派給所述多個(gè)處理節(jié)點(diǎn)中的每個(gè)處理節(jié)點(diǎn)。

12. 如權(quán)利要求11所述的方法，其中所述協(xié)處理器包括與所述多個(gè)處理節(jié)點(diǎn)串聯(lián)耦合的多個(gè)總線開關(guān)，其中初始化所述協(xié)處理器包括：

對(duì)于所述多個(gè)總線開關(guān)中的給定總線開關(guān)，將第一外傳地址指派給所述多個(gè)處理節(jié)點(diǎn)中連接到所述給定總線開關(guān)的第一處理節(jié)點(diǎn)的所述地址；以及

對(duì)于所述給定總線開關(guān)，將第二外傳地址指派給所述多個(gè)處理節(jié)點(diǎn)中連接到所述給定總線開關(guān)的第二處理節(jié)點(diǎn)的所述地址。

13. 如權(quán)利要求12所述的方法，其中初始化所述協(xié)處理器還包括：

對(duì)于所述給定總線開關(guān)，斷言指示所述第一處理節(jié)點(diǎn)是否準(zhǔn)備從所述主機(jī)處理器接收數(shù)據(jù)的第一活動(dòng)狀態(tài)；以及

對(duì)于所述給定總線開關(guān)，斷言指示所述第二處理節(jié)點(diǎn)是否準(zhǔn)備從所述主機(jī)處理器接收數(shù)據(jù)的第二活動(dòng)狀態(tài)。