[發(fā)明專利]使用報頭修改的預(yù)取高速緩存管理

在審

• 申請?zhí)枺?/td>: 201780056860.9
• 申請日: 2017-10-19
• 公開（公告）號: CN109716315A
• 公開（公告）日: 2019-05-03
• 發(fā)明（設(shè)計）人: 大衛(wèi)·本伊萊;納沃特·戈倫;丹尼爾·耶林;羅伊·佩萊德;希蒙·莫沙維
• 申請（專利權(quán)）人: 騰賽拉網(wǎng)絡(luò)有限公司
• 主分類號: G06F15/16
• 分類號: G06F15/16;H04L29/08
• 代理公司: 北京安信方達(dá)知識產(chǎn)權(quán)代理有限公司 11262
• 代理人: 俞立文;楊明釗

一種裝置(24、60)，包括網(wǎng)絡(luò)接口(64)和一個或更多個處理器(44、68)。網(wǎng)絡(luò)接口被配置為通過通信網(wǎng)絡(luò)(32)進(jìn)行通信。一個或更多個處理器被配置為通過通信網(wǎng)絡(luò)將內(nèi)容項(xiàng)從內(nèi)容源(28)預(yù)取到用戶設(shè)備(24)的高速緩沖存儲器(52)，其中，內(nèi)容項(xiàng)中的至少一個內(nèi)容項(xiàng)包括由內(nèi)容源指定的高速緩存指令，以修改由內(nèi)容源指定的高速緩存指令，并將具有修改的高速緩存指令的內(nèi)容項(xiàng)提供給在用戶設(shè)備中運(yùn)行的用戶應(yīng)用程序(36)，從而使得用戶應(yīng)用程序響應(yīng)于修改的高速緩存指令來處理內(nèi)容項(xiàng)。

相關(guān)申請的交叉引用

本申請要求于2016年10月26日提交的第62/412,864號美國臨時專利申請和于2017年10月3日提交的第62/567,267號美國臨時專利申請的權(quán)益，這些專利申請的公開內(nèi)容通過引用并入本文。

發(fā)明領(lǐng)域

本發(fā)明總體上涉及將內(nèi)容預(yù)取到用戶設(shè)備，并且特別涉及用于預(yù)取高速緩存管理的方法和系統(tǒng)。

發(fā)明背景

在本領(lǐng)域中已知用于將內(nèi)容預(yù)取到用戶設(shè)備的各種技術(shù)。例如，其內(nèi)容通過引用并入本文中的美國專利申請公開2016/0021211描述了用于內(nèi)容傳遞的方法，其包括定義保證(guaranteed)預(yù)取模式，在該模式中內(nèi)容被連續(xù)地從內(nèi)容源預(yù)取到用戶的通信終端，以便維持通信終端與內(nèi)容源同步。預(yù)期在其間訪問給定內(nèi)容的一個或更多個時間(time-of-day)間隔被識別。在識別的時間間隔期間，使用保證預(yù)取模式將給定內(nèi)容從內(nèi)容源預(yù)取到通信終端。

發(fā)明概述

本文描述的本發(fā)明的實(shí)施例提供了一種包括網(wǎng)絡(luò)接口和一個或更多個處理器的裝置。網(wǎng)絡(luò)接口被配置為通過通信網(wǎng)絡(luò)進(jìn)行通信。一個或更多個處理器被配置為通過通信網(wǎng)絡(luò)將內(nèi)容項(xiàng)從內(nèi)容源預(yù)取到用戶設(shè)備的高速緩沖存儲器，其中，內(nèi)容項(xiàng)中的至少一個內(nèi)容項(xiàng)包括由內(nèi)容源指定的高速緩存指令，以修改由內(nèi)容源指定的高速緩存指令，并將具有修改的高速緩存指令的內(nèi)容項(xiàng)提供給在用戶設(shè)備中運(yùn)行的用戶應(yīng)用程序，從而使得用戶應(yīng)用程序響應(yīng)修改的高速緩存指令來處理內(nèi)容項(xiàng)。

在一些實(shí)施例中，在預(yù)取內(nèi)容項(xiàng)的應(yīng)用層協(xié)議的消息的報頭中指定高速緩存指令，并且處理器被配置為通過修改報頭來修改高速緩存指令。在實(shí)施例中，應(yīng)用層協(xié)議是超文本傳輸協(xié)議(HTTP)。在示例實(shí)施例中，高速緩存指令選自由“最大期限(max-age)”、“到期(expires)”時間戳、“無存儲(no-store)”和“無高速緩存(no-cache)”組成的組。在一些實(shí)施例中，由內(nèi)容源指定的高速緩存指令指示內(nèi)容項(xiàng)不是最新的(up-to-date)，并且處理器被配置為修改高速緩存指令以指示內(nèi)容項(xiàng)是最新的。

在一些實(shí)施例中，處理器被配置為僅在以保證預(yù)取模式操作時修改高速緩存指令，而不是在以盡力(best-effort)預(yù)取模式操作時修改高速緩存指令。在實(shí)施例中，處理器被配置為至少部分地基于當(dāng)前預(yù)取模式是保證預(yù)取模式還是盡力預(yù)取模式來決定是否修改高速緩存指令。在另一實(shí)施例中，處理器被配置為向用戶呈現(xiàn)預(yù)取的內(nèi)容項(xiàng)，并通過通信網(wǎng)絡(luò)并行驗(yàn)證呈現(xiàn)的內(nèi)容項(xiàng)是否是最新的。在公開的實(shí)施例中，處理器被配置為跟蹤對內(nèi)容源上的內(nèi)容項(xiàng)的改變，并基于跟蹤的改變來修改高速緩存指令。

在實(shí)施例中，處理器中的至少一個是用戶設(shè)備的處理器。在示例實(shí)施例中，處理器被配置為至少部分地使用在用戶設(shè)備的操作系統(tǒng)中運(yùn)行的軟件組件來修改高速緩存指令。在實(shí)施例中，處理器中的至少一個是用戶設(shè)備外部的網(wǎng)絡(luò)側(cè)節(jié)點(diǎn)的處理器。在示例實(shí)施例中，處理器被配置為至少部分地使用在網(wǎng)絡(luò)側(cè)節(jié)點(diǎn)中運(yùn)行的軟件組件來修改高速緩存指令。

在實(shí)施例中，處理器被配置為通過移除高速緩存指令或移除攜帶內(nèi)容項(xiàng)的消息的報頭的至少一部分來修改高速緩存指令。在另一實(shí)施例中，處理器被配置為通過替換高速緩存指令或替換攜帶內(nèi)容項(xiàng)的消息的報頭的至少一部分來修改高速緩存指令。在又另一實(shí)施例中，處理器被配置為通過向攜帶內(nèi)容項(xiàng)的消息的報頭添加“無存儲”或“無高速緩存”高速緩存指令來修改高速緩存指令。