[發明專利]共源共柵放大器偏置電路

有效

• 申請號: 201780056627.0
• 申請日: 2017-07-26
• 公開（公告）號: CN109716648B
• 公開（公告）日: 2023-06-06
• 發明（設計）人: 喬納森·克拉倫;普賈·韋格;大衛·科瓦克;埃里克·S·夏皮羅;內爾·卡蘭卡;丹·威廉·諾貝;克里斯多佛·墨菲;羅伯特·馬克·恩格爾基爾克;埃姆雷·艾蘭哲;凱特·巴爾格羅夫;泰羅·塔皮奧·蘭塔
• 申請（專利權）人: 派賽公司
• 主分類號: H03F3/195
• 分類號: H03F3/195;H03F3/213;H03F3/24;H03F1/22;H03F1/30
• 代理公司: 北京集佳知識產權代理有限公司 11227
• 代理人: 楊鐵成;陳煒

1.一種放大器電路，包括：

(a)共源共柵放大器，其具有至少兩個串聯連接的場效應晶體管(FET)級，每個FET級具有柵極、漏極和源極，底部FET級具有被配置成耦合至要放大的RF輸入信號的輸入，并且所述共源共柵放大器的頂部FET級具有用于提供經放大的RF輸入信號的輸出；

(b)共源共柵基準電路，其具有至少兩個串聯連接的FET級，每個FET具有柵極、漏極和源極，所述共源共柵基準電路的底部兩個FET級的柵極耦合至所述共源共柵放大器的底部兩個FET級的對應柵極，以將所述共源共柵放大器偏置成輸出近似等于所述共源共柵基準電路中的鏡像電流的倍數的最終電流；

(c)閉環偏置控制電路，其具有耦合至所述共源共柵基準電路的至少一個輸入以及耦合至所述共源共柵放大器和所述共源共柵基準電路的底部FET級的柵極的輸出，所述閉環偏置控制電路對所述共源共柵基準電路中的電壓和/或電流的變化進行響應，以輸出施加到所述共源共柵放大器和所述共源共柵基準電路的所述底部FET級的相應柵極的調整柵極偏置電壓，所述調整柵極偏置電壓促使所述共源共柵基準電路中的所述鏡像電流近似等于選定電流值；以及

(d)耦合在所述共源共柵放大器的所述底部兩個FET級中的每一個的對應柵極之間的相應解耦網絡，其中，至少一個解耦網絡包括用于改變耦合柵極的偏置電平的可編程電阻元件。

2.一種放大器電路，包括：

(a)共源共柵放大器，其具有至少兩個串聯連接的場效應晶體管(FET)級，每個FET級具有柵極、漏極和源極，底部FET級具有被配置成耦合至要放大的RF輸入信號的輸入，并且所述共源共柵放大器的頂部FET級具有用于提供經放大的RF輸入信號的輸出；

(b)共源共柵基準電路，其具有至少兩個串聯連接的FET級，每個FET具有柵極、漏極和源極，所述共源共柵基準電路的底部兩個FET級的柵極耦合至所述共源共柵放大器的底部兩個FET級的對應柵極，以將所述共源共柵放大器偏置成輸出近似等于所述共源共柵基準電路中的鏡像電流的倍數的最終電流；

(c)電流源，其耦合至所述共源共柵基準電路的頂部FET級的漏極以及所述共源共柵基準電路和所述共源共柵放大器的底部FET級的相應柵極；以及

(d)耦合在所述共源共柵放大器的所述底部兩個FET級中的每一個的對應柵極之間的相應解耦網絡，其中，至少一個解耦網絡包括用于改變耦合柵極的偏置電平的可編程電阻元件；

其中，所述共源共柵基準電路的和所述共源共柵放大器的所述底部FET級的所述相應柵極對所述共源共柵基準電路中的電壓變化進行響應，使得促使所述共源共柵基準電路中的所述鏡像電流近似等于選定電流值。

3.一種放大器電路，包括：

(a)共源共柵放大器，其具有至少兩個串聯連接的場效應晶體管(FET)級，每個FET級具有柵極、漏極和源極，底部FET級具有被配置成耦合至要放大的RF輸入信號的輸入，并且所述共源共柵放大器的頂部FET級具有用于提供經放大的RF輸入信號的輸出；

(b)共源共柵基準電路，其具有至少兩個串聯連接的FET級，每個FET具有柵極、漏極和源極，所述共源共柵基準電路的底部兩個FET級的柵極耦合至所述共源共柵放大器的底部兩個FET級的對應柵極，以將所述共源共柵放大器偏置成輸出近似等于所述共源共柵基準電路中的鏡像電流的倍數的最終電流；

(c)電流源，其耦合至所述共源共柵基準電路的頂部FET級的漏極；

(d)源極跟隨器FET，其具有柵極、漏極和源極，所述源極跟隨器FET的所述漏極耦合至電壓源，所述源極跟隨器FET的所述柵極耦合至所述共源共柵基準電路的所述頂部FET級的所述漏極，并且所述源極跟隨器FET的所述源極耦合至偏置電流源以及所述共源共柵基準電路和所述共源共柵放大器的底部FET級的柵極，所述源極跟隨器FET對所述共源共柵基準電路中的電壓和/或電流的變化進行響應，以輸出施加到所述共源共柵放大器和所述共源共柵基準電路的所述底部FET級的相應柵極的調整柵極偏置電壓，所述調整柵極偏置電壓促使所述共源共柵基準電路中的所述鏡像電流近似等于選定電流值；以及

(e)耦合在所述共源共柵放大器的所述底部兩個FET級中的每一個的對應柵極之間的相應解耦網絡，其中，至少一個解耦網絡包括用于改變耦合柵極的偏置電平的可編程電阻元件。