[發(fā)明專利]電壓電平移位器電路、電壓電平移位方法和存儲器系統(tǒng)有效
| 申請?zhí)枺?/td> | 201780056473.5 | 申請日: | 2017-08-25 |
| 公開(公告)號: | CN109716654B | 公開(公告)日: | 2020-08-28 |
| 發(fā)明(設計)人: | M·加爾吉 | 申請(專利權)人: | 高通股份有限公司 |
| 主分類號: | H03K19/0185 | 分類號: | H03K19/0185 |
| 代理公司: | 北京律盟知識產權代理有限責任公司 11287 | 代理人: | 楊林勳 |
| 地址: | 美國加利*** | 國省代碼: | 暫無信息 |
| 權利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關鍵詞: | 電壓 電平 移位 電路 方法 存儲器 系統(tǒng) | ||
1.一種電壓電平移位器VLS電路,其包括:
預調節(jié)電路,其被配置成:
接收第一電壓域中的輸入信號;和
響應于具有指示預充電階段的充電邏輯狀態(tài)的電壓電平的預調節(jié)控制信號,在輸入節(jié)點上產生在所述第一電壓域中處于指示所述充電邏輯狀態(tài)的輸入節(jié)點上的電壓電平下的經預調節(jié)輸入信號;
預充電電路,其耦合到輸出節(jié)點和相對于高于所述第一電壓域的第二電壓域中的第二供應軌的電源電壓的第一供應軌,所述預充電電路被配置成響應于指示所述預充電階段的預充電控制信號,將所述第一供應軌耦合到所述輸出節(jié)點;
上拉電路,其耦合到所述第一供應軌和所述輸出節(jié)點,所述上拉電路被配置成響應于具有所述充電邏輯狀態(tài)的電壓電平的所述經預調節(jié)輸入信號,響應于具有指示評估階段的放電邏輯狀態(tài)的電壓電平的所述預調節(jié)控制信號,將所述第一供應軌耦合到所述輸出節(jié)點;和
下拉電路,其耦合到所述輸入節(jié)點和所述第二供應軌,所述下拉電路被配置成:
響應于指示所述預充電階段的所述預調節(jié)控制信號,使所述第二供應軌與所述輸出節(jié)點斷開耦合;和
響應于具有所述放電邏輯狀態(tài)的電壓電平的所述經預調節(jié)輸入信號,響應于具有指示所述評估階段的所述放電邏輯狀態(tài)的所述電壓電平的所述預調節(jié)控制信號,將所述第二供應軌耦合到所述輸出節(jié)點。
2.根據權利要求1所述的VLS電路,其中:
所述上拉電路被進一步配置成響應于具有所述放電邏輯狀態(tài)的電壓電平的所述經預調節(jié)輸入信號,響應于指示所述評估階段的所述預調節(jié)控制信號,使所述第一供應軌與所述輸出節(jié)點斷開耦合;且
所述下拉電路被進一步配置成響應于具有所述充電邏輯狀態(tài)的電壓電平的所述經預調節(jié)輸入信號,使所述第二供應軌與所述輸出節(jié)點斷開耦合。
3.根據權利要求1所述的VLS電路,其中所述下拉電路僅包括一個晶體管,所述晶體管包括柵極、第一電極和第二電極,所述柵極耦合到所述輸入節(jié)點,所述第一電極耦合到所述第二供應軌,且所述第二電極耦合到所述輸出節(jié)點。
4.根據權利要求1所述的VLS電路,其中所述下拉電路包括NMOS電路。
5.根據權利要求4所述的VLS電路,其中所述NMOS電路包括NMOS晶體管,其包括柵極、第一電極和第二電極,所述柵極耦合到所述輸入節(jié)點,所述第一電極耦合到所述第二供應軌,且所述第二電極耦合到所述輸出節(jié)點。
6.根據權利要求1所述的VLS電路,其中所述上拉電路包括PMOS電路。
7.根據權利要求6所述的VLS電路,其中所述PMOS電路包括PMOS晶體管,其包括柵極、第一電極和第二電極,所述柵極耦合到所述輸入節(jié)點,所述第一電極耦合到所述輸出節(jié)點,且所述第二電極耦合到所述第一供應軌。
8.根據權利要求6所述的VLS電路,其另外包括:
反相器電路,其耦合到所述輸出節(jié)點,所述反相器電路被配置成使輸出信號的邏輯狀態(tài)反相以在經反相輸出節(jié)點上產生經反相輸出信號;
其中所述PMOS電路包括堆疊式PMOS晶體管電路,其包括:
第一PMOS晶體管,其包括第一柵極、第一電極和第二電極,所述第一柵極耦合到所述輸入節(jié)點,且所述第一電極耦合到所述輸出節(jié)點;和
第二PMOS晶體管,其包括第二柵極、第三電極和第四電極,所述第二柵極耦合到所述經反相輸出節(jié)點,所述第三電極耦合到所述第一PMOS晶體管的所述第二電極,且所述第四電極耦合到所述第一供應軌。
9.根據權利要求1所述的VLS電路,其另外包括耦合到所述輸出節(jié)點和所述第二供應軌的保持器電路;
所述保持器電路被配置成響應于所述經預調節(jié)輸入信號從所述預充電控制信號的所述評估階段開始保持在所述放電邏輯狀態(tài)的所述電壓電平下直到所述預充電電路響應于指示下一預充電階段的所述預充電控制信號將所述第一供應軌耦合到所述輸出節(jié)點,維持所述輸出節(jié)點到所述第二供應軌的耦合。
該專利技術資料僅供研究查看技術是否侵權等信息,商用須獲得專利權人授權。該專利全部權利屬于高通股份有限公司,未經高通股份有限公司許可,擅自商用是侵權行為。如果您想購買此專利、獲得商業(yè)授權和技術合作,請聯(lián)系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/201780056473.5/1.html,轉載請聲明來源鉆瓜專利網。





