[發明專利]鎖地址爭用預測器

在審

• 申請號: 201780056416.7
• 申請日: 2017-09-06
• 公開（公告）號: CN109791470A
• 公開（公告）日: 2019-05-21
• 發明（設計）人: 格雷戈里·W·斯莫斯;約翰·M·金;馬休·A·拉法斯;馬休·M·克拉姆
• 申請（專利權）人: 超威半導體公司
• 主分類號: G06F3/06
• 分類號: G06F3/06;G06F12/084;G06F12/0842
• 代理公司: 上海勝康律師事務所 31263
• 代理人: 樊英如;張靜

用于基于鎖地址預測和/或時間鎖預測來選擇性地推測地或非推測地執行鎖指令的技術，包括用于對存儲器裝置中的條目加鎖的方法和裝置。在一些技術中，檢測由線程針對存儲器裝置的特定存儲器條目執行的鎖指令。在所述鎖指令包括推測鎖指令的條件下，檢測在先前推測鎖期間是否對所述特定存儲器條目發生爭用。如果在先前推測鎖期間對所述特定存儲器條目發生爭用，則非推測地執行所述鎖。如果在先前推測鎖期間沒有對所述特定存儲器條目發生爭用，則推測地執行所述鎖。

相關申請的交叉引用

本申請要求2016年9月22日提交的美國專利申請號15/273,304的權益，該美國專利申請以引用方式并入，如同在本文中充分地闡述。

背景技術

共享存儲器計算架構允許多個線程訪問同一存儲器，諸如高速緩存存儲器或存儲器層級的其他級。例如，單個處理器或處理器核心可以執行多個線程或進程，每個線程或進程訪問由所述線程和/或進程共享的共享存儲器，諸如高速緩存。類似地，多核心處理器的多個處理器或核心可以執行多個線程或進程，每個線程和/或進程訪問由所述處理器或核心并且由所述線程和/或進程共享的共享存儲器，諸如高速緩存。

附圖說明

可以從結合附圖以舉例的方式給出的以下描述中獲得更詳細的理解，在附圖中：

圖1是可以實施一個或多個公開的實施方案的示例性裝置的框圖。

圖2是示出了可與圖1的裝置一起使用并且可以用于實施一個或多個公開的實施方案的示例多核心處理器的框圖。

圖3是示出了用于執行推測鎖的示例方法的流程圖。

圖4是示出了用于使用鎖地址爭用預測來執行推測鎖的示例方法的流程圖。

圖5是示出了示例鎖地址爭用預測寫請求監測電路系統的功能的框圖。

圖6是示出了示例鎖地址爭用預測機構的框圖。

圖7是示出了用于使用時間鎖爭用預測來執行推測鎖的示例方法的流程圖。

圖8是示出了用于使用時間鎖爭用預測來執行推測鎖的示例方法的流程圖。

具體實施方式

一些實施方案提供一種用于對存儲器裝置中的條目加鎖的方法。檢測由線程針對存儲器裝置的特定存儲器條目執行的鎖指令。在所述鎖指令包括推測鎖指令的條件下，檢測在先前推測鎖期間是否對所述特定存儲器條目發生爭用。如果在先前推測鎖期間對所述特定存儲器條目發生爭用，則非推測地執行所述鎖。如果在先前推測鎖期間沒有對所述特定存儲器條目發生爭用，則推測地執行所述鎖。

一些實施方案提供一種用于對存儲器裝置中的條目加鎖的方法。檢測由線程針對存儲器裝置的特定存儲器條目執行的鎖指令。在所述鎖指令包括推測鎖指令的條件下，檢測在特定時段期間發生爭用的所述存儲器的先前推測鎖數量是否超過閾值數量。如果所述數量超過所述閾值數量，則非推測地執行所述鎖。如果所述數量不超過所述閾值數量，則推測地執行所述鎖。

一些實施方案提供一種被配置用于推測加鎖的處理裝置。所述裝置包括：處理器核心，所述處理器核心具有執行流水線；鎖指令檢測電路系統，所述鎖指令檢測電路系統被配置成檢測由線程針對存儲器裝置的特定存儲器條目執行的鎖指令；爭用檢測電路系統，所述爭用檢測電路系統被配置成在所述鎖指令包括推測鎖指令的條件下，檢測在先前推測鎖期間是否對所述特定存儲器條目發生爭用；加鎖電路系統，所述加鎖電路系統被配置成如果在先前推測鎖期間對所述特定存儲器條目發生爭用，則非推測地執行所述鎖；所述加鎖電路系統進一步被配置成如果在先前推測鎖期間沒有對所述特定存儲器條目發生爭用，則推測地執行所述鎖。