[發明專利]用于減小面積的最小軌道標準單元電路

有效

• 申請號: 201780056384.0
• 申請日: 2017-09-14
• 公開（公告）號: CN109791929B
• 公開（公告）日: 2023-06-27
• 發明（設計）人: J·J·徐;M·巴達洛格魯;楊達
• 申請（專利權）人: 高通股份有限公司
• 主分類號: H01L27/02
• 分類號: H01L27/02;H01L27/118
• 代理公司: 北京市金杜律師事務所 11256
• 代理人: 王茂華;羅利娜

1.一種電路，包括：

第一金屬層；以及

第二金屬層；

所述第一金屬層包括：

第一半軌道；

第一電壓軌，設置在所述第一半軌道上，其中所述第一電壓軌具有大于一(1)的高寬比，使得所述第一電壓軌向上延伸到所述第二金屬層中，并且所述第一電壓軌被配置為向所述電路提供第一電壓；

第二半軌道；

第二電壓軌，設置在所述第二半軌道上并且基本上平行于所述第一電壓軌，其中所述第二電壓軌具有大于一(1)的高寬比，使得所述第二電壓軌向上延伸到所述第二金屬層中，并且所述第二電壓軌被配置向所述電路提供小于所述第一電壓的第二電壓；以及

多個軌道，設置在所述第一半軌道與所述第二半軌道之間并且基本上平行于所述第一半軌道和所述第二半軌道。

2.根據權利要求1所述的電路，其中所述多個軌道包括四(4)個軌道。

3.根據權利要求1所述的電路，還包括設置在一個或多個對應有源區上的一個或多個柵極觸點，所述一個或多個對應有源區被形成在所述第一半軌道與所述第二半軌道之間并且基本上平行于所述第一半軌道和所述第二半軌道。

4.根據權利要求3所述的電路，其中所述一個或多個柵極觸點包括設置在一個或多個對應柵極上并且與所述一個或多個對應柵極對準的一個或多個柵極觸點，其中選擇性蝕刻阻擋件被設置在與所述一個或多個對應柵極中的每個柵極相對應的源極和漏極上，使得對應的柵極觸點不能電耦合到對應的所述源極和漏極。

5.根據權利要求1所述的電路，其中：

所述第一電壓軌的寬度少于被設置在所述電路中的金屬線的寬度的三(3)倍；以及

所述第二電壓軌的寬度少于被設置在所述電路中的所述金屬線的所述寬度的三(3)倍。

6.根據權利要求1所述的電路，其中：

所述第一電壓軌的寬度少于被設置在所述電路中的金屬線的寬度的兩(2)倍；以及

所述第二電壓軌的寬度少于被設置在所述電路中的所述金屬線的所述寬度的兩(2)倍。

7.根據權利要求1所述的電路，其中：

所述第一電壓軌的寬度約等于被設置在所述電路中的金屬線的寬度；以及

所述第二電壓軌的寬度約等于被設置在所述電路中的所述金屬線的所述寬度。

8.根據權利要求1所述的電路，其中：

所述第一電壓包括源電壓；以及

所述第二電壓包括地電壓。

9.根據權利要求1所述的電路，其中：

所述第一電壓軌的高寬比約等于二(2)；以及

所述第二電壓軌的高寬比約等于二(2)。

10.根據權利要求1所述的電路，其中：

所述第一電壓軌的高寬比約等于三(3)；以及

所述第二電壓軌的高寬比約等于三(3)。

11.根據權利要求1所述的電路，其中：

所述第一電壓軌的高寬比約等于四(4)；以及

所述第二電壓軌的高寬比約等于四(4)。

12.根據權利要求1所述的電路，包括等于約十(10)納米(nm)的技術節點尺寸。

13.根據權利要求1所述的電路，所述電路被集成到集成電路(IC)中。